1、 引 言

現代電子系統設計中，數字系統設計所占的比例越來越大，數字化、集成化是未來系統發展的趨勢；CPLD/FPGA作為可編程ASIC器件，將在數字邏輯系統設計中發揮越來越重要的作用。在數字通信領域，軟件無線電在數字通信中，特別是第3代移動通信中的應用越來越成為研究的焦點，歐洲的ACIS（先進的通信技術與業務）計劃，美國的多頻帶寬式手機與基站系統設計等都將著眼點放在基于軟件無線電的第3代移動通信系統上。同時，軟件無線電技術與計算機技術融合，也為第3代移動通信系統提供了良好的平臺。在實際的數字通信系統中，數字基帶傳輸在應用上雖不如頻帶傳輸廣泛，但仍有相當多的應用范圍。重要的是，數字基帶傳輸的基本理論不僅適用于基帶傳輸，而且還適用于頻帶傳輸。本文針對數字基帶通信系統中廣為應用的AMI碼，采用基于FPGA在Max+plusII平臺上進行設計與實現。

2 、AMI編碼器VHDL設計

2.1 AMI碼的設計

實際的基帶傳輸系統，含有豐富直流和低頻成分的基帶信號不適宜在信道中傳輸。而對具有易獲取定時信息、無直流成分和只有很小的低頻成分、以及具有內在糾錯能力的信號才適宜在基帶傳輸系統中傳輸。AMI碼、HDB3碼均具有這些特點，因而廣泛應用。

AMI碼編碼規則：代碼中的0仍為傳輸碼0，而把代碼中的1交替地變為傳輸碼的+1-1+1-1，…。據AMI碼的編碼規則和特點，在對它進行建模時，由于系統是基于CPLD/FPGA構成的模塊，其輸入、輸出信號為TTL電平，即為單極性信號，而AMI碼信號為雙極性歸零信號，而HDB3編碼輸出類似，因而須將輸入的單極性信號轉換成輸出的雙極性信號。為實現AMI編碼功能，需將軟、硬件混合設計，其功能模塊分為兩大部分，一部分通過VHDL語言建模和編程實現；另一部分通過由單/雙極性變換電路來實現。AMI編碼器組成框圖如圖1。

圖1的第一個方框的功能表示傳號（即信碼“1”）交替代碼識別與極性控制，根據編碼規則，代碼中的0認為傳輸碼0，而把代碼中的1交替地交換為+1和-1（或-1和+1）。考慮到+1和-1不能直接通過FPGA/CPLD來實現，而是通過外圍的單/雙極性變換電路來實現，因此，首先建立識別符號來代替+1、-1和0。按此建模思想，可得到單/雙極性控制的功能如表1。

在編碼過程中要考慮的問題是，如何把消息碼中的0變為控制碼“00” ；把消息碼中的1交替的變為控制碼“01”和“10” 。具體設計思路：建立一個功能模塊電路，當輸入為0時，數據選擇器輸出為“00”，當輸入為1時，設置一個偶數計數器記錄1的個數，當計數器記數為偶數，使數據選擇器輸出為“10”（或“01”），若計數器記數為奇數，則使數據選擇器輸出為“01”（或“10”）。

2.2 AMI編碼器的實現流程圖

根據“+1” 、“-1”的極性判斷并通過給外圍的單/雙極性變換電路S2（4） 、S1（4） 、S0（4）的賦值來輸出0、-1、+1。

在程序輸入完畢并編譯通過的情況下，選擇圖形編輯并在編輯區輸入程序實體名，就可以出現程序實體框圖如圖4，此圖看起來就像一個黑箱子，在外觀上只有簡單的輸入、輸出端口。雙擊此圖形，便可以出現最開始輸入的程序。這個圖形實現的功能和程序實現的一樣，它可以下載到CPLD的實驗箱的硬件設備上，從硬件效果上可看到實驗效果。

2.3 AMI編碼器的仿真結果與分析

仿真波形最后的輸出結果“codeout”并不是“0”、“+1”、或“-1”的多電平變化的波形，它實際上是一組地址控制碼，在極性轉換電路中選中不同的通道，即可實現單極性到雙極性的轉換。圖5是一路信碼經過（原碼輸入codein:100001000011000011000010）正、負交替編碼變換后最終的輸出波形仿真。根據AMI編碼原則主要是將信號輸入碼流中的非零碼轉換成交替的“+1”和“-1”碼，而其中的0碼不變。

由圖5可知：codeout0表示“-1” 碼波形，codeout0由codeoutv1.Q和codeoutv2.Q的波形疊加而成。當codeoutv1.Q和codeoutv2.Q同為高電平時，codeout0輸出為“ –1” 碼，顯示為高電平，否則輸出為0，顯示為低電平； codeout1表示“+1”碼波形，codeout1由codeoutb1.Q和codeoutb2.Q的波形疊加而成。當codeoutb1.Q和codeoutb2.Q同為高電平時，codeout1輸出為“+1” 碼，顯示為高電平，否則輸出為0，顯示為低電平；codeout用三位二進制碼表示AMI碼的編碼結果（“0”表示原信號的“0” 碼，其中1碼表示“-1” ，其中2碼表示“+1”）。但在編碼過程中，由于基帶傳輸系統都是從接收到的基帶信號中提取位同步信號，而位同步信號卻又依賴于代碼的碼型，如果代碼出現長時間的連 “0” 符號，則基帶信號中長時間出現 0 電位，從而使位同步恢復系統難以保證位同步信號的準確性，產生的結果是編碼器輸出結果最后促使正、負變換過程中觸發沿改變，使“-1” 、“+1”的極性錯誤地改變。

3、 AMI譯碼器的VHDL設計

3.1 AMI譯碼器設計原則

AMI碼譯碼原理：把輸入的消息碼流中的非零碼轉換成交替出現的+1和-1碼，而0碼不變。在譯碼過程中要考慮的問題是，如何把消息碼中的“00”變為控制碼0；把消息碼中的交替的“01”和“10”變為控制碼1。具體建模思路：建立一個功能模塊電路，當檢測到“00”時，數據選擇器輸出為0，當輸入為“10”或“01” 時，使數據選擇器均輸出為1。輸出結果中1碼沒有正、負性的區分。

3.2 AMI譯碼器的仿真結果與分析

圖6中zb是含有“+1”的輸入碼流： +1000000000+100000+100000；fb是含有“-1”的輸入碼流----00000-100000-100000-100000；clk是表示時鐘輸入；V2、V3表示時鐘信號的提取；decode表示譯碼輸出：1000010000110000110000。Zb和fb在orl功能器件（即加法器）的作用下疊加而成decode。功能元件zv和fv檢測到非“+1” 、“-1”的正信號就輸入為0。

整個系統程序編譯成功后，可以創建頂層文件，生成下載編程文件，進行程序下載到可編程器件中。

4 、結 論

現代通信系統的發展隨著VHDL的設計性語言的出現和ASIC的應用進入了一個新的階段，特別是，對數字通信系統的ASIC芯片的研究為現代通信系統的設計有著重要的實踐性意義。本文作者創新點在于針對數字基帶傳輸系統中AMI碼的特點，采用基于CPLD/FPGA的VHDL語言，仿真實現了AMI的編碼器和譯碼器。仿真結果表明，采用基于FPGA的AMI碼的設計實用、方便、簡單易行。

責任編輯：gt