1. 引言

在GPS接收機的設計中，為了檢驗和完善信號處理算法，需要在本地獲得GPS數字中頻信號數據。采用真實的數據并不是最佳選擇，主要是因為其中的許多信號屬性無法控制，也無法模擬不同的接收環境和干擾情況，這給算法的驗證測試帶來麻煩；而且存儲GPS真實數據需要消耗大量的硬件資源。解決這一問題的有效方法是設計一個能夠產生GPS數字中頻信號并且參數可控的仿真信號源。

通常的仿真信號源設計方式被割裂為兩種——純硬件方式和純軟件方式。純硬件方式是利用硬件器件和硬件表述直接進行設計，其設計難度大、周期長，而且系統結構設計的改變會帶來巨大的硬件設計工作量。純軟件設計的仿真信號源，是利用軟件語言在PC機上搭建整個系統，其產生的數據需要被緩存起來以供硬件測試。這樣做不僅浪費存儲資源，而且難以滿足實時性要求。本文介紹了一種新的GPS中頻信號源的FPGA設計方案，它是利用Xilinx System Generator for DSP工具可以自動由系統級表述轉換成FPGA硬件表述的特點，完成從軟件圖形化設計到FPGA硬件實現的一體化流程。其優點在于，功能設計部分在MATLAB/SIMULINK下完成，信號源產生結構清晰，進行信號驗證檢測和參數更改；硬件實現時，通過Xilinx System Generator 工具，自動生成優化的硬件描述語言文件和硬件測試文件，輔以Xilinx 硬件開發平臺，大大減少了直接的硬件設計工作量，縮短了從設計到實現的過程，也方便了對系統設計的修改和升級。

2. Xilinx System Generator for DSP

Xilinx System Generator是Xilinx公司開發的FPGA輔助設計工具，包括嵌入Simulink的Xilinx 模塊集合（BlockSet）和模型到硬件的轉換軟件。它可自動生成FPGA綜合、仿真和實現工具所需的命令文件。用戶可以在圖形化環境中完成系統模型的硬件開發。在設計中，System Generator將Xilinx 模塊集合里的模塊映射為IP（Intellectual Property）庫中的模塊，接著從系統參數推斷出控制信號和電路，再將Simulink的分層設計轉換為VHDL的分層網表，之后調用Xilinx Core Generator 和VHDL模擬、綜合實現工具來完成硬件設計，最后通過FPGA平臺實現硬件系統。這樣，設計者就可以輕而易舉地從一個抽象的系統級表述轉換到單一來源的門級的FPGA硬件表述。這也解決了不熟悉硬件語言描述的設計者進行硬件設計實現的問題。

3. GPS 數字中頻信號源的FPGA設計

3.1 GPS數字中頻信號

3.2 設計方案

圖1 GPS數字中頻信號源設計方案

根據GPS數字中頻信號的產生公式，我們可以得到如圖1所示的設計方案。其中每一個通道負責產生一顆特定衛星（對應一個特定的衛星PRN號）的擴頻碼、導航數據等信號。參數設定模塊負責計算和設定各個模塊的關鍵參數（如衛星PRN號，載波頻率，碼發生器的寄存器狀態等），其中包括一個對應GPS時間的Z計數器和X1計數器［3］。載波發生器是以Xilinx 模塊集合中的NCO（Numerically Controlled Oscillator）模塊［4］為核心搭建的，其頻率和相位可由參數設定模塊調控。多徑模塊可以模擬傳播過程中多徑效應，方案中是通過將前端一顆或多顆衛星產生的信號經過不同的延遲加入到原信號中實現的。濾波/采樣部分可以根據后續模塊的不同（C/A碼捕獲或P碼捕獲），在軟件設計中采用不同的參數（濾波器帶寬、采樣率），或在硬件實現時采用不同的硬件濾波器和采樣器。下面介紹C/A碼、P碼發生器、設定器以及其他幾個關鍵模塊的設計方案。

3.2.1 C/A碼發生器及設定器設計

GPS 的C/A碼是序列長度為1023的GOLD碼，碼速率為1.023MHz，周期為1ms。由兩個10位移位寄存器G1和G2通過異或合并得到的，其移位多項式分別為 和 。

本方案中C/A碼設定器可以工作于兩種模式：

1）在碼循環周期的初始點或半中點設定。根據待設定的目標GPS時刻對應的計數器值，換算出距離未來最近的C/A碼循環周期初始點或半中點的碼片數，并用此數值設置倒計數器初值，待其計數為零時C/A碼設定器將G1和G2寄存器復位到它們的初始狀態或半中點狀態。自此以后C/A碼發生器與目標GPS時間實現同步。該設定過程的最大延遲為511ms.

2）即時設定。本方案中對每一個寄存器位單獨設計了設定單元，可以在下一個時鐘周期到來時，將該位設定成0或1。在本工作模式中，模塊需要首先換算出目標GPS時刻對應的C/A碼狀態索引，之后結合預存的寄存器狀態表查找到G1和G2的寄存器狀態，通過設定單元在下一個時鐘周期將狀態進行修改。這種模式可以實現即時同步。

3.2.2 P碼發生器及設定器設計

GPS的P碼是由4個具有不同特征多項式的12位移位寄存器X1A，X1B，X2A，X2B的結果合并得到。通過譯碼截斷、延遲、時鐘控制等模塊實現X1B相對于X1A，X2B相對于X2A，以及X2A/X2B相對于X1A/X1B的相位進動，從而產生周期為1.5秒的X1歷元以及周期為38個星期的P碼序列。通過控制 相對于 結果的延遲，達到產生不同衛星對應P碼的目的。

圖2 X2B狀態設定器工作流程圖

P碼設定器相對于C/A碼設定器要復雜的多，需要根據4個移位寄存器的不同情況進行不同的設計，且需要在不同的時間復位。圖2給出了我們提出的X2B寄存器設定器的設計算法，X1A，X1B和X2A的設定器的設計思路與之類似。X1計數值，Z計數值和衛星PRN號作為輸入。首先根據X1，Z計數值，計算出X2歷元內的計數值X2和在一個X2B循環內的計數值X2B。如果此時間處于一星期的X1A的最后一個循環，需要在此循環結束時對X2B進行截斷。否則，根據設定時間對應X2B寄存器的不同情況，推算出距離下一個寄存器初始狀態所需等待的P碼碼片數（N2B）。將此值作為計數器初值并開始倒計數，當計數為零時將X2B寄存器設置為初始狀態，從此時刻開始，該寄存器的狀態與目標GPS時間達到同步。在實現該算法時，利用Xilinx 模塊集合中的Mcode模塊編寫算法程序。此種算法完成對所有4個寄存器的同步最大延遲小于500 。同樣，P 碼設定器也可工作在即時設定模式下。

3.2.3導航數據模塊

導航數據為50Hz的二進制碼，由12.5分鐘長的超幀組成，每個超幀分為25幀，每幀5個子幀，每個子幀10個字長，每個字長30bit。每幀第1，2，3播放衛星的星鐘修正參數和廣播星歷，第4，5個子幀為歷書數據、電離層修正參數及其它系統信息。方案中我們只設計第1，2個子幀，對于其它3個子幀，我們將NASA網站下載的24小時GPS歷書數據轉換為二進制比特文件，導入導航數據模塊產生。第1個子幀為遙測字（TLW），其前8個比特為同步頭（10001011），第9~24比特為衛星測控信息和保留位（這里我們都置為0），最后6比特為校驗位。第二個子幀為握手字（HOW），由Z計數（對P碼產生器中的X1歷元個數的計數），告警標志，反欺騙標志，子幀ID，保留位和校驗位組成。

在實現時，可以使用Xilinx Mcode模塊，結合星歷數據文件，產生仿真導航數據，也可設計成對外的輸入接口，接真實導航數據或其它導航數據仿真器的輸出。

3.2.4 高斯白噪聲產生模塊

這里我們需要產生限帶的高斯白噪聲，由于偽隨機噪聲具有類似于隨機噪聲的一些統計特性，具有隨機噪聲的特點，我們采用與碼發生器中類似的寄存器序列來產生偽隨機m序列。又因為m序列的噪聲特性與其周期長度有關，周期越長，越接近白噪聲譜，我們這里采用特征多項式為 的m序列發生器。若m序列的碼元周期為 ，則在0~0.45/ （Hz）的范圍內可認為具有均勻的功率譜。因此通過控制 可以得到所需頻率范圍內的模擬高斯白噪聲。

4．硬件實現及運行結果

此GPS數字中頻信號源的設計方案在Simulink環境中完成了圖形化設計和仿真驗證，并利用System Generator工具生成FPGA硬件表述文件和硬件測試文件，在Xilinx ISE環境下進行了編譯和綜合，同時利用ModelSim進行了硬件仿真驗證。最后將Xilinx ISE生成的位流文件下載到采用Xilinx XC2S200 芯片的FPGA硬件平臺進行了硬件系統實現和信號驗證。圖3給出了基于本方案設計的仿真信號源所產生的GPS數字中頻信號的時域波形和功率譜（衛星PRN號為1，中頻頻率為15.42MHz，信噪比10dB）。經過與實際GPS中頻信號及其功率譜的對比發現，二者特性是相一致的。

圖3 仿真信號源產生的 GPS數字中頻信號及功率譜

5．結論

文章從GPS數字中頻信號源的數學模型出發，基于純硬件和純軟件信號源設計方式的缺點，提出了兼具軟件設計靈活性和硬件設計實時高效性的GPS數字中頻信號源的設計方案。方案通過多通道并行結構實現了對多顆可見衛星信號的模擬，通過碼發生器和設定器實現了對任意GPS時間對應C/A碼、P碼的產生和同步，并通過多徑、高斯白噪聲模塊模擬了信號傳播過程中的多徑效應和噪聲環境。對衛星PRN的選擇及各個模塊的關鍵參數進行集中計算、設定和管理，方便了參數調節、對各種效應影響的研究以及和其他信號處理模塊的協作［7］。本設計采用的基于System Generator的一體化流程，既降低了因系統修改和升級帶來的硬件設計工作量，又彌補了軟件方案實時性不足的缺點，這也為GPS接收機其他模塊及其他信號處理系統的設計提供了新思路。本信號源的設計和實現是GPS及其他衛星導航系統接收機自主研制的重要組成部分，在衛星導航系統的民用產業化過程中，能夠產生可觀的社會效益和經濟效益。

本文作者的創新點：提出了兼具軟件設計靈活性和硬件設計實時高效性的GPS數字中頻信號源的高效一體化FPGA設計方案。

責任編輯：gt