1.引言

示波器測量頻率和相位的方法很多， “李沙育圖形法”就是其中用得最多的一種。“李沙育圖形法”又稱波形合成法，就是將被測頻率的信號和頻率已知的標準信號分別加至示波器的Y軸輸入端和x軸輸入端，在示波器顯示屏上將出現一個合成圖形，這個圖形就是李沙育圖形。李沙育圖形隨兩個輸入信號的頻率、相位、幅度不同，所呈現的波形也不同。

早期的模擬示波器顯示李沙育圖形的原理是將電信號轉換為光信號，核心部分是陰極射線示波管（CRT）。將輸入信號加到示波管內部的偏轉系統，高速電子經聚焦、加速和偏轉后，打到熒光屏上形成亮點，實現李沙育圖形。李沙育圖形在數字示波器上顯示與在模擬示波器上顯示完全不同，輸入的兩路信號，經采樣后變為數字信號，利用CPU做一次算法，通過運算后的數字信號映射到液晶屏上后形成了對應的李沙育圖形，此種顯示方法也能達到模擬示波器的效果。

該設計應用于手持式數字示波表，主要部分由高速ADC、FPGA、ARM 7和TFT_LCD組成，由于成本原因，選用低速處理器ARM7，其主頻低于50MHz，如果采用常規設計方法，達不到模擬示波器相同的顯示效果。利用FPGA來實現李沙育圖形是該設計的關鍵所在。

2．FPGA設計原理

由FPGA完成李沙育圖形，核心在于利用FPGA的內部數字邏輯單元實現數據的運算與存儲。該系統主要由高速數據采集模塊、可編程邏輯器件FPGA、微處理器和液晶顯示模塊等四部分組成，其中顯示模塊由液晶屏和一塊低成本的CPLD組成。當兩路信號分別接至A、B通道的輸入端，經衰減、放大后輸入到數據采集模塊進行采樣。由ADC采樣回來的信號直接送到FPGA，此時數據并不是馬上存儲到FPGA的內部RAM模塊里面，而是先做一次算法處理，此算法的功能就是利應兩路信號的數值大小，計算出在液晶屏上的對應的被點亮的像素點的位置，而屏幕上不同的位置又對應不同的地址，此地址作為FPGA內部RAM的地址，用來存儲對應的像素點是否點亮的信息，因此實際上RAM內部存儲的數據就是一幅李沙育圖形。此數據為二進制數據，都由邏輯信號0、1組成，0對應該像素點不被點亮，1則表示點亮。ARM讀取這些數據時，RAM屏蔽寫使能，只有當ARM把所有的數據讀完后，RAM才被重新寫使能。可以看到，在ARM讀取數據的期間，從A、B兩通道輸進來的信號仍然在往FPGA里面傳送，為了保證數據不丟失，該設計采用了兩塊大小相同的RAM的乒乓工作模式，即ARM在讀取RAM1的數據時，RAM2用來存儲輸入進來的數據，當讀完RAM1的數據后，ARM轉到讀RAM2的數據，而由RAM1來存儲輸入進來的數據。

3．李沙育圖形在FPGA內部的實現

3．1 FPGA內部算法

為了將純粹的數字信號轉化為對應的李沙育圖形，必須從李沙育圖形的形成原理來做分析。

李沙育圖形上的每一個點都可以下面兩個公式來表示：

x=A lsin（ω1t+ψ1） （1）

Y=A 2sin（ω2t+ψ2） （2）

由上式可知，李沙育圖形實際上是一個質點同時在x軸和Y軸上振動形成的，其初始相差值△ψ=ψ2一ψ1，頻率比為ω2／ω1。為了在屏幕上達到顯示的效果，把實際李沙育圖形顯示區域（256*200）等分為四個象限，水平中心線為X軸，垂直中心線為Y軸。當A、B兩通道同時輸入進來信號以后，把A通道的數值按由小到大的順序，從左向右排列，B通道的信號則同理從下向上排列，同時進來的一組信號共同決定了它們所對應的在屏幕上顯示的位置，而位置對應了FPGA內部RAM的地址。其算法可由下面兩個公式實現：

ADD=Y×1 6+X／1 6 （3）

DATA=X％16　　　　（4）

在這里ADD表示RAM的地址，DATA表示相應的RAM地址中存儲的數據。式（3）中Y值的大小表示在垂直方向上的位置，因為前面提到過水平寬度為2 56個像素點，剛好對應了1 6個1 6b i t的二進制數據，即屏幕上的一行對應了1 6個地址單元。Y×1 6可以表示成，Y值每加一次，地址增加1 6。X／1 6是一個除法求整數的計算，此計算結果代表了這一行的l 6個地址中，哪個地址單元將被選中，而此地址單元將用來存儲它所對應的屏幕上的1 6個像素點的狀態信息。式（4）中X 1 6是一個求余數的運算，此運算結果剛好代表了在式（3）推算出來的地址對應的1 6個像素點中，哪個像素點將會被點亮。上面算法是在FPGA內部采用Verilog語言編程實現。

3．2 RAM工作狀態和設計實現

當地址和數據都計算出來后就可以將數據寫入RAM模塊。在本設計中，F P G A內部的工作狀態都是受ARM所控制的，因此實際上ARM就是一個調度中心，它控制著整個系統的工作進程。為了保證數據的不丟失，兩塊RAM的乒乓工作模式被分成了四個狀態（A：RAM 1清零、RAM2寫入；B：R AM 1寫入、 RAM 2讀出；C：RAM 1寫入、RAM2清零；D：RAM 1讀出、RAM2寫入），根據ARM的工作情況，這兩塊RAM在這四種工作狀態中循環轉變。其狀態流程如圖1所示。從流程圖可以看到，兩塊RAM呈現交替的工作狀態，使數據不被丟失，保證了整體的流暢性。

在實際的設計中還有下面兩個因素需要考慮。一是由于ARM的工作速度相對于FPGA來說慢了很多，因此在對RAM進行有效清零的時候，并不是由ARM來完成，而是當ARM讀完數據后，由A R M發一條清零狀態命令到FPGA，FPGA根據接收到的命令來執行完成的。實際上就是把ARM與FPGA之間的控制大大簡化掉，對于ARM只需要在執行完自己的任務后，將相應的狀態發給FPGA，而不去關心FPGA是如何完成相應任務的；FPGA收到ARM發過來的狀態命令后，對命令進行解讀，通過解讀出來的信息，再執行相關的任務。

另一個問題就是，假設當A R M在讀取R A M 1內的數據時，RAM2正在被寫入數據，而ARM需要一定時間才能將所有的數據讀完。由于數據還在源源不斷的輸入，就會出現下面的情況：在R A M 2的同一個地址中，之前可能已經寫入了一個數據，而此時又要寫入一個新的數據，如果采用直接寫入的方式，就會把之前保留下來的數據覆蓋掉。為了協調上述矛盾，該設計采取了分時控制的工作方式，即數據寫入模塊將地址發送到RAM時，屏蔽寫使能，而將讀使能打開，此時可將地址中之前存儲下來的數據讀出，將該數據送回到數據寫入模塊，與新數據做一次按位或操作運算，運算結束后再把寫使能打開，將新計算結果寫入RAM中。這樣既保證了不丟失舊數據，同時也將新數據保存了下來，實現了李沙育圖形的完整性。具體設計結構圖如圖2所示。

當一幅完整的李沙育圖形在FPGA內部“產生”后，剩下顯示的工作就由ARM來完成，主要工作包括：圖形顯示和余輝設置。ARM讀取數據的時候，是從第一個地址一直讀到最后一個地址，相當于從圖形的左下方開始，直到右上方結束，顯示的時候也是這個道理。ARM將地址和數據依次發給CPLD，CPLD根據對應的地址和數據來驅動液晶屏的顯示。

3．3 余輝效應

余輝的設計與實現是通過ARM的軟件處理來完成。圖形顯示區域被模擬成三層重疊的顯示層，在這三層中，各層之間相互獨立，只要有任何一層在顯示，屏幕上就能看到圖形，余輝就是根據層與層之間的切換時間來實現的，該切換時間是通過ARM的內部定時中斷產生。如圖3所示，每次中斷時間T到來時，ARM會對下一層做清零處理，即同一層被清零的時間間隔則是3T，因此3 T就是余輝時間，即圖象在屏幕上停留的時間。ARM通過修改定時時間T，即可實現不同的余輝時間。在實際設計中添加了1 s、2s、5s、無限余輝和關閉，這五種選項供使用。無限余輝可使顯示出來的圖像一直保留在屏幕上，只可被新圖象覆蓋，而不被清除，此種顯示方式對于觀察極低頻信號十分有幫助。

4．結語

利用FPGA在手持式示波表上實現李沙育圖形，基本保證了圖象的連續性，顯示精度高，同時也具備一定的實時性，加上可變的余輝，顯示效果已經超過了模擬示波器。該方案的設計在不影響整個示波表性能的同時，為手持式數字示波表添加了另一種測試功能，對于常規的相位和頻率測量具有極大的幫助。該方案已經實現于正式產品中，工作良好。

責任編輯：gt