MC100LVEL34 3.3 V ECL÷·2 ÷·4 ÷·8分頻器
數(shù)據(jù):
數(shù)據(jù)表:3.3V ECL / 2,/ 4,/ 8時(shí)鐘發(fā)生芯片
MC100LVEL34是一款低偏斜2,4,8時(shí)鐘生成芯片,專為低偏移時(shí)鐘生成應(yīng)用而設(shè)計(jì)。內(nèi)部分頻器彼此同步,因此,公共輸出邊緣都精確對準(zhǔn)。 VBB引腳是內(nèi)部生成的電源,僅適用于此器件。對于單端輸入條件,未使用的差分輸入連接到VBB作為開關(guān)參考電壓。 VBB還可以重新連接AC耦合輸入。使用時(shí),通過0.01 F電容去耦VBB和VCC,并限制電流源或吸收至0.5 mA。不使用時(shí),VBB應(yīng)保持開路。
公共使能(EN條)是同步的,只有當(dāng)內(nèi)部時(shí)鐘處于低電平狀態(tài)時(shí)才會啟用/禁用內(nèi)部分頻器。這可以避免在使能異步控制時(shí)啟用/禁用器件時(shí)在內(nèi)部時(shí)鐘上產(chǎn)生欠幅脈沖的可能性。內(nèi)部欠幅脈沖可能導(dǎo)致內(nèi)部分頻器級之間失去同步。內(nèi)部使能觸發(fā)器在輸入時(shí)鐘的下降沿輸出時(shí)鐘;因此,所有相關(guān)的規(guī)范限制都參考時(shí)鐘輸入的下降沿。
啟動(dòng)時(shí),內(nèi)部觸發(fā)器將達(dá)到隨機(jī)狀態(tài);主復(fù)位(MR)輸入允許內(nèi)部分離器以及系統(tǒng)中的多個(gè)LVEL34同步。
| 特性 |
| |
| |
| |
| |
| |
- PECL模式工作范圍:V CC = 3.0 V至3.8 V,V EE = 0V
|
- NECL模式工作范圍:V CC = 0 V,V EE = -3.0 V至-3.8 V
|
| |
| |
| |
電路圖、引腳圖和封裝圖
