ADS42JB69和ADS42JB49是高線性度、雙通道、16位和14位、250MSPS、模數轉換器（ADC）。這些器件支持數據速率高達
3.125 Gbps 的JESD204B串行接口。緩沖模擬輸入在很寬的頻率范圍內提供均勻的輸入阻抗，同時最大限度地減少采樣保持毛刺能量，從而可以輕松地將模擬輸入驅動到非常高的輸入頻率。采樣時鐘分頻器為系統時鐘架構設計提供了更大的靈活性。這些器件采用內部抖動算法，在較大的輸入頻率范圍內提供出色的無雜散動態范圍 （SFDR）。
*附件：ads42jb49.pdf

特性

• 雙通道ADC
• 14 位和 16 位分辨率
• 最大時鐘速率：250 MSPS
• JESD204B串行接口
  • 符合 0、1、2 子類標準
  • 高達 3.125 Gbps
  • 支持雙通道和四通道
• 具有高阻抗輸入的模擬輸入緩沖器
• 靈活的輸入時鐘緩沖器：
  1分頻、-2和-4分頻
• 差分滿量程輸入：2 V聚丙烯和 2.5 V聚丙烯
  （寄存器可編程）
• 封裝：9 毫米× 9 毫米 VQFN-64
• 功耗：850 mW/通道
• 孔徑抖動：85 fS均方根
• 內部抖動
• 信道隔離度：100 dB
• 性能：
  • f 在 = 170 MHz（2 V時） 聚丙烯 ， –1 dBFS
    • 信噪比：73.3 dBFS
    • SFDR：HD2、HD3 為 93 dBc
    • SFDR：非 HD2、HD3 為 100 dBc
  • f 在 = 170 MHz（2.5 V時） 聚丙烯 ， –1 dBFS
    • 信噪比：74.7 dBFS
    • SFDR：HD2、HD3 為 89 dBc，
      非 HD2、HD3 為 95 dBc

參數

方框圖

ADS42JBx9 系列是雙通道高速模數轉換器（ADC）家族，包含 14 位（ADS42JB49）與 16 位（ADS42JB69）分辨率型號，最高采樣率 250 MSPS，支持 JESD204B 串行接口，具備高線性度與低抖動特性，專為通信基礎設施、雷達、測試測量等高精度高頻場景設計。

核心參數與性能

• 分辨率與采樣率 ：ADS42JB49（14 位）、ADS42JB69（16 位）；最高采樣率 250 MSPS，時鐘輸入支持 10 MHz-1 GHz，內置 1/2/4 分頻器，適配靈活系統時鐘架構。
• 動態性能 ：170 MHz 輸入、2 VPP 量程下，SNR 分別為 73.3 dBFS（ADS42JB69）、72.8 dBFS（ADS42JB49）；SFDR≥89 dBc（諧波）、≥95 dBc（非諧波），孔徑抖動僅 85 fs rms，通道隔離度 100 dB。
• 輸入與輸出 ：差分模擬輸入量程可編程（2 VPP/2.5 VPP），輸入帶寬 900 MHz；JESD204B 接口支持 2/4 通道，最高數據率 3.125 Gbps，兼容子類 0/1/2，輸出 CML 邏輯電平。
• 功耗與工作條件 ：模擬電源（AVDD）1.7 V-1.9 V、模擬緩沖電源（AVDD3V）3.15 V-3.45 V，數字電源（DRVDD/IOVDD）1.7 V-1.9 V；單通道功耗 850 mW，全局掉電模式功耗 160 mW，工作溫度 - 40°C 至 + 85°C。

封裝與引腳

• 采用 9 mm×9 mm 64 引腳 VQFN（RGC）封裝，含裸露熱焊盤（需焊接至 PCB 接地平面優化散熱）。
• 關鍵引腳包括差分模擬輸入（INAP/INAM、INBP/INBM）、差分時鐘輸入（CLKINP/CLKINM）、JESD204B 輸出引腳（DA [1:0] P/M、DB [1:0] P/M）、串行配置接口（SCLK/SDATA/SEN/SDOUT）及同步控制（SYNC~/SYSREF）引腳。

核心功能與特性

• 靈活接口與同步 ：JESD204B 接口支持 2/4 通道配置，支持碼組同步（CGS）與初始通道對齊（ILA）；SYSREF/SYNC~ 引腳實現多器件精準同步，適配子類 1（SYSREF）與子類 2（SYNC~）同步模式。
• 增益與過載控制 ：數字增益可編程（-2 dB 至 6 dB，0.5 dB 步進），量程隨增益比例調整；支持正常（14 時鐘周期）與快速（9 時鐘周期）過載指示，閾值可編程，通過 OVRA/OVRB 引腳輸出。
• 低噪聲與測試模式 ：內置抖動算法優化 SFDR，模擬輸入緩沖器隔離采樣噪聲；支持多種測試模式（偽隨機碼、斜坡、自定義 Pattern 等），可通過寄存器配置驗證數據完整性。

典型應用場景

• 通信與有線電視基礎設施、多載波蜂窩接收機、雷達與智能天線陣列、寬帶無線系統、測試測量儀器、軟件定義無線電、功率放大器線性化系統。

設計要點

• 電源與去耦 ：模擬電源（AVDD/AVDD3V）與數字電源（DRVDD/IOVDD）需獨立供電，就近配置去耦電容，建議通過 LDO 穩壓，減少噪聲耦合。
• 輸入與時鐘設計 ：模擬輸入推薦差分驅動，串聯 5 Ω-10 Ω 電阻抑制寄生振蕩，高頻場景（>250 MHz）采用背靠背變壓器優化諧波性能；時鐘輸入優先差分驅動（LVPECL/LVDS），嚴格控制抖動，推薦使用低抖動時鐘源（如 LMK04828）。
• 布局規范 ：差分信號線長度匹配（誤差≤2 mil），模擬地與數字地分離且不重疊；熱焊盤充分覆銅并通過過孔接地，JESD204B 高速走線盡量短直，避免銳角彎折。
• 配置要點 ：上電后需通過 RESET 引腳硬件復位（最小 10 ns 低脈沖）；通過 SPI 接口配置增益、JESD204B 模式、過載閾值等參數，未使用引腳需按規格連接（如 SEN 上拉、RESET 下拉）。

產品型號與供貨

• 在售型號包括卷盤裝（2000 片 / 卷：ADS42JB49IRGCR、ADS42JB69IRGCR）與小卷盤裝（250 片 / 卷：ADS42JB49IRGCT、ADS42JB69IRGCT），符合 RoHS 標準，MSL 等級 3（260°C 回流焊，168 小時濕度敏感）。