ADS42LB49和ADS42LB69是一系列高線性度、雙通道、14位和16位、
250MSPS、模數轉換器（ADC），支持DDR和QDR LVDS輸出接口。緩沖模擬輸入在很寬的頻率范圍內提供均勻的輸入阻抗，同時最大限度地減少采樣保持毛刺能量。采樣時鐘分頻器為系統時鐘架構設計提供了更大的靈活性。ADS42LBx9 在較大的輸入頻率范圍內提供出色的無雜散動態范圍 （SFDR），功耗低。
*附件：ads42lb49.pdf

特性

• 雙通道
• 14 位和 16 位分辨率
• 最大時鐘速率：250 MSPS
• 具有高阻抗輸入的模擬輸入緩沖器
• 靈活的輸入時鐘緩沖器，具有
  1、-2和-4分頻功能
• 2伏聚丙烯和 2.5V聚丙烯差分滿量程輸入（SPI可編程）
• DDR 或 QDR LVDS 接口
• 64引腳VQFN封裝（9mm×9mm）
• 功耗：820 mW/ch
• 孔徑抖動：85 fS
• 內部抖動
• 信道隔離度：100 dB
• f 時的性能 在 = 170 MHz（2 V時） 聚丙烯 ， –1 dBFS
  • 信噪比：73.2 dBFS
  • SFDR：
    • 87 dBc（HD2 和 HD3）
    • 100 dBc（非 HD2 和 HD3）
• f 時的性能 在 = 170 MHz：2.5 V 聚丙烯 ， –1 dBFS
  • 信噪比：74.9 dBFS
  • SFDR：
    • 85 dBc（HD2 和 HD3）
    • 97 dBc（非 HD2 和 HD3）

參數

方框圖

ADS42LB49（14 位）與 ADS42LB69（16 位）是雙通道高速模數轉換器（ADC）系列，支持最高 250 MSPS 采樣率，提供 DDR/QDR LVDS 輸出接口，集成模擬輸入緩沖與靈活時鐘分頻功能，專為通信基礎設施、雷達、測試測量等高精度場景設計。

核心參數與性能

• 分辨率與采樣率 ：ADS42LB49 為 14 位，ADS42LB69 為 16 位；最高采樣率 250 MSPS，時鐘支持 1/2/4 分頻（最高適配 1 GHz 輸入時鐘）；孔徑抖動 85 fs rms，數據延遲 14 個時鐘周期。
• 動態性能 ：170 MHz 輸入時，2 VPP 量程下 SNR 達 73.2 dBFS（ADS42LB69）/72.75 dBFS（ADS42LB49），SFDR 達 87 dBc，非諧波雜散抑制達 100 dBc；支持 - 2 dB 至 6 dB 數字增益（0.5 dB 步進），可權衡 SFDR 與 SNR 性能。
• 輸入與輸出 ：差分輸入量程可編程 2 VPP 或 2.5 VPP，輸入共模電壓 1.9 V，模擬輸入帶寬 900 MHz；支持 DDR（雙數據率）與 QDR（四數據率）LVDS 輸出，差分輸出擺幅 125 mV-570 mV 可編程。
• 功耗與工作條件 ：模擬電源（AVDD）1.7 V-1.9 V（典型 1.8 V），輸入緩沖電源（AVDD3V）3.15 V-3.45 V（典型 3.3 V），數字電源（DRVDD）1.7 V-1.9 V（典型 1.8 V）；單通道功耗 820 mW，全局掉電模式功耗 160 mW，工作溫度 - 40°C 至 + 85°C。

封裝與引腳

• 采用 9 mm×9 mm 64 引腳 QFN（RGC）封裝，含裸露熱焊盤（需焊接至 PCB 接地平面優化散熱）。
• 關鍵引腳包括兩組差分模擬輸入（INAP/INAM、INBP/INBM）、差分時鐘輸入（CLKINP/CLKINM）、LVDS 輸出引腳（DDR 模式為 DA [13:0]/DB [13:0]，QDR 模式為 DA [3:0]/DB [3:0]）、串行配置接口（SCLK/SDATA/SEN/SDOUT）及同步控制（SYNCINP/SYNCINM）引腳。

核心功能與特性

• 靈活輸出接口 ：通過寄存器選擇 DDR 或 QDR LVDS 模式，DDR 模式每對差分線傳輸 2 位數據，QDR 模式傳輸 4 位數據并配套位時鐘與幀時鐘，適配不同數據率需求。
• 增益與過載控制 ：支持獨立通道數字增益調節，過載指示分正常（14 時鐘周期延遲）與快速（9 時鐘周期延遲）模式，可通過引腳或 LSB 位輸出過載信息。
• 時鐘與同步 ：內置時鐘分頻器，支持正弦波 / LVPECL/LVDS/CMOS 時鐘輸入；SYNCIN 引腳可調節同步延遲（0 ps-420 ps），實現多器件同步采樣。
• 測試與診斷 ：提供多種測試模式（偽隨機碼、斜坡、自定義 Pattern 等），支持寄存器讀寫驗證，可通過 CTRL1/CTRL2 引腳配置掉電或過載輸出功能。

典型應用場景

• 無線通信基站、多載波蜂窩接收機、雷達與智能天線陣列、寬帶無線系統、測試測量儀器、軟件定義無線電、功率放大器線性化系統。

設計要點

• 電源與去耦 ：AVDD、AVDD3V、DRVDD 需獨立供電并就近配置去耦電容，模擬與數字電源建議分離，減少噪聲耦合。
• 輸入與時鐘設計 ：模擬輸入推薦差分驅動，串聯 10 Ω 電阻抑制寄生振蕩，高頻率場景建議使用背靠背變壓器優化諧波性能；時鐘輸入優先差分驅動，需嚴格控制抖動，推薦使用帶通濾波優化性能。
• 布局規范 ：差分信號線長度匹配（誤差≤2 mil），模擬地與數字地分離且不重疊；熱焊盤充分覆銅并通過過孔接地，電源平面需低阻抗設計。
• 配置要點 ：上電后需通過 RESET 引腳硬件復位初始化；通過 SPI 接口配置輸出模式、增益、LVDS 擺幅等參數，預留寄存器位需置 0。

產品型號與供貨

• 在售型號包括 ADS42LB49IRGCR（2000 片卷盤）、ADS42LB49IRGCT（250 片小卷盤）、ADS42LB69IRGCR、ADS42LB69IRGCT，均符合 RoHS 標準，MSL 等級 3（260°C 回流焊），工作溫度范圍 - 40°C 至 + 85°C。