Altrea與安謀國際（ARM）攜手突破SoC FPGA除錯壁壘。Altera與ARM透過雙方特有協議，共同推出DS-5嵌入式軟件開發套件，期消除工程師在開發SoC FPGA時，所面臨的軟硬件除錯問題，進一步加速開發時程。

　　Altera國際市場總監李儉指出，工程師平均花60～70%的開發時間在除錯上，透過與ARM的合作，將可以實現跨軟硬體的除錯環境，加速工程師開發產品的時間。

圖 Altera國際市場總監李儉

　　Altera國際市場總監李儉表示，FPGA的高靈活性，能夠讓客戶隨機增加產品功能，并提高產品差異化程度，但這樣的特點讓工程師在開發SoC FPGA時，必須面對更多的挑戰。過往在開發過程當中，往往因為軟件與硬件開發工程師無法合力除錯，軟、硬件須要分別使用兩套除錯工具，而延遲產品上市時間，因此，Altera與ARM合作推出DS-5嵌入式軟件開發套件，跨越軟硬體間除錯障礙，協助客戶降低產品開發時間。

　　ARM亞太區應用工程總監姜新雨指出，透過與Altera的合作，ARM開發工具團隊可以得知使用者的確切需求，并開發出相應產品以加速客戶的產品上市時間。此款專為Altera SoC FPGA設計的ARM DS-5工具套件，將有助于慣用ARM架構處理器的工程師，能夠在管理介面上一覽ARM Cortex-A9處理器核心與Altera FPGA的除錯、追蹤資料。

　　姜新雨進一步解釋，DS-5開發套件具自動調整功能，讓DS-5能夠支援FPGA架構中訊息事件的非置入式采集和視覺化功能，并讓工程師觀察出該事件與軟體事件和處理器指令蹤跡，透過時間戳記，找出彼此在時間上的關聯性。另一方面，DS-5的交叉觸發功能則讓CPU與FPGA區域之間的高階訊號層級硬體交叉觸發，讓工程師可以停止CPU或是FPGA任何一端的運作，并分析錯誤資訊，實現跨軟體及硬體的除錯。

　　DS-5開發套件在上市之后，將支援對運行非對稱多處理（AMP）和對稱多處理（SMP）系統組態的系統進行除錯，還可以透過JTAG和乙太網路除錯介面，廣泛應用于電路板開發、驅動程式開發、OS移植、裸金屬和Linux應用開發和除錯。