德州儀器 (TI) 宣布推出業界最靈活的高集成時鐘抖動清除器 (cleaner) / 乘法器 (multiplier)，可充分滿足有線通信與測量測試應用需求。
2012-09-10 09:55:52
3326 NB3N3020DTGEVB，用于SONET的NB3N3020 PLL時鐘發??生器評估板。 NB3N3020DTG是一款高精度，低相位噪聲可選時鐘倍頻器。器件采用2 -210 MHz LVCMOS單端時鐘源
2019-09-02 08:40:14
NB3N5573DTGEVB，用于SONET的NB3N5573 PLL時鐘發??生器評估板。 NB3N5573是一款高精度，低相位噪聲時鐘發生器，支持PCI Express和以太網要求
2019-08-30 08:41:47
怎樣做一個乘法器電路
2013-01-09 18:26:48
請問TI有沒有類似AD835這樣的乘法器？？
2018-06-21 02:36:06
請問關于乘法器的Verilog 程序中，移位累加具體每一步是怎么走的，自己琢磨了一番，感覺不是太懂，求高手解釋。（明白二進制乘法的計算過程）
2015-10-17 23:08:02
需求。網絡處理器：在網絡處理系統中，相對穩定的時鐘信號針對數據管理和傳輸至關重要。SONET/SDH：在同步數字傳輸網絡中，低G靈敏度和超低相位噪聲有助于維持信號的同步性和穩定性。COTS/兩用型系統：在商業現貨（COTS）和兩用型系統中，AB-x36C系列VCXO的高穩定性和安全性得到廣泛應用。
2025-01-14 09:14:28
/U法蘭
主要特性
高精度：提供精確的乘法運算，誤差小。
寬帶寬：支持高頻信號處理，適用于射頻（RF）和通信系統。
低噪聲：在信號處理過程中引入的噪聲較低，適合高靈敏度應用。
寬輸入范圍：支持較寬的輸入
2025-02-12 09:25:47
STM32有很多型號，高端的帶DMA、浮點運算、乘法器、可編程增益放大器（PGA）、內部看門狗、這些低性能的不也一樣有嗎？所謂的高級芯片功能體現在哪里？主頻更高？內存更大？
2021-12-21 11:37:58
數據存儲在片上存儲器中，可以減少輸入/輸出延遲，從而縮短乘法器的運算周期。
采用流水線技術：使用流水線技術將乘法操作分成多個階段，使每個階段的操作可以在不同的時鐘周期內完成，從而并行化運算流程，提高乘法器的運算性能。
2025-10-21 12:13:54
有關于乘法器的相關知識和代碼。最近看到別人做乘法器， 自己也想試一試，上網找到特權同學的乘法器的視頻講解，但是對于我等初學者，還是搞不懂。經過一天的分析和整理，終于明白了，想分享給那些和我一樣的菜鳥
2016-04-02 00:28:19
與２ｎ個寄存器，乘數的最低位與被乘數相乘，結果保存到結果寄存器，該結果與下一次移位的乘數與被乘數的乘積相加。迭代乘法器的優點是使用的硬件資源較少且結構簡單實現起來比較容易，但因為迭代一次需要等待一個時鐘
2025-10-23 06:09:48
測量完全可行,可得到準確度較高的測量結果【關鍵詞】：模擬電路參數測量;;乘法器;;LabVIEW軟件【DOI】：CNKI:SUN:LZGD.0.2010-02-009【正文快照】：模擬電路中常用的一些
2010-06-02 10:07:53
摘要：介紹了可編程邏輯器件在數字信號處理系統中的應用。并運用VHDL語言對采用Lattice公司的ispLSI1032E可編程邏輯器件所構成的乘法器的結構、原理及各位加法器的VHDL作了詳細的描述
2019-06-28 06:14:11
我正在研究一種適用于Vedic Maths算法的乘法器。我想對傳統乘法器和vedic乘法器的時序延遲進行比較分析。我有spartan 3e和Xilinx 12.1時序分析器。請任何人都可以指導我
2019-07-04 06:36:45
變頻控制和乘法器的基本原理分別是什么?乘法器在變頻控制中有什么作用？
2021-04-13 06:40:36
在數字信號處理中，乘法器是整個硬件電路時序的關鍵路徑。速度和面積的優化是乘法器設計過程的兩個主要考慮因素。由于現代可編程邏輯芯片FPGA的集成度越來越高，及其相對于ASIC設計難度較低和產品設計
2019-09-03 07:16:34
本文以乘法器的設計為例，來說明采用可編程邏輯器件設計數字系統的方法。
2021-04-29 06:22:10
周期復用加法器的部分積加和算法，我們采用了改進的wallance樹結構進行部分積的快速壓縮，實現了單周期的乘法計算。
經過時序分析，我們的單周期乘法器時鐘頻率可以提高至140Hz，對比普通陣列乘法器延時
2025-10-23 06:37:01
在lmx2572LP的參考時鐘輸入路徑中，有一個乘法器MULT，其輸入頻率范圍在手冊中描述為10Mhz~40MHz。當我在TICS Pro軟件中進行配置時，這個乘法器提示我“Maximum
2024-11-08 11:36:44
最近在做乘法器，我想問下用VHDL做軟乘法器，有點不懂軟乘法器，求大神帶！
2015-07-30 11:10:55
求浮點數乘除計算程序，求用硬件乘法器計算浮點數的程序
2015-11-03 22:32:47
硬件乘法器是怎么實現的
2023-09-22 06:53:57
一，乘法器硬件乘法器是一個通過內部總線與 CPU 相連的 16 位外圍模塊。MSP430 單片機可以在部改變 CPU 結構和指令的情況下增加功能，這種結構特別適用于對運算速度要求很嚴格的情況。硬件
2021-12-09 07:05:15
的匹配有嚴格要求，否則線性度很難保證，這樣也就對制造工藝提出了較高的要求。針對這一缺點，本文提出了一種新型模擬乘法器結構，它采用減法電路來提高電路的線性度。
2019-07-16 07:40:41
蜂鳥E203為了節約資源，乘法運算采用循環移位方式計算最終結果，這樣的乘法器需要經過較多時鐘周期來處理數據，導致處理數據效率較低。為了提高計算效率，這里分享一種基于流水線思想的乘法器，即采用多個
2025-10-22 07:28:51
The NB3N3020 is a high precision, low phase noise selectable clockmultiplier. The device takes a 5
2008-10-29 09:59:40
20 AD834是美國ADI公司推出的寬頻寬、四象限、高性能的模擬乘法器.它工作穩定,計算誤差小,并具有低失真和微功耗的特點,本文介紹了AD834模擬乘法器的主要特性、工作原理、應用考慮和
2009-04-27 16:36:5787 模擬乘法器AD834的原理與應用:AD834是美國ADI公司推出的寬頻寬、四象限、高性能的模擬乘法器。它工作穩定，計算誤差小，并具有低失真和微功耗的特點，本文介紹了AD834模擬乘法器
2009-09-29 10:49:21188 對數字陣列乘法器的移位加算法、Pezaris 算法、Baugh-Wooley 算法的性能進行了分析，討論其各自的特點；指出進一步提高并行快速乘法器性能的研究重點。關鍵詞：陣列乘法器；
2009-12-14 09:28:1641 設計了一個基于FPGA的單精度浮點數乘法器.設計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結構,并提出對Wallace樹產生的2個偽和采用部分相加的方式,提高了乘法器的運
2010-09-29 16:46:5645 模擬乘法器：The Analog MultiplierA simple embodiment of the analog multiplier is shown in Figure 24.
2009-05-16 16:18:584533 
模擬電路網絡課件 第四十節:模擬乘法器
8.4 模擬乘法器
一、變跨導二象限乘法器
2009-09-17 17:04:373238 
乘法器對數運算電路應用
由對數電路實現乘法運算的數學原理是：UO=EXP（INU11+INU12）=U11+U12
圖5.4-19示出了滿足上式的乘法器的方框
2010-04-24 16:03:192920 
乘法器的基本概念
乘法器是一種完成兩個互不相關的模擬信號相乘作用的電子器件。理想乘法器的輸出特性方程可由下式表示：
UO
2010-05-18 14:03:5915379 
1/4平方乘法器
這種乘法器是根據數學關系設計而成的，因此稱為1/4平方乘法電路，或稱1/4平方乘法器。其
2010-05-18 14:08:102258 
脈沖-寬度-高度調制乘法器
脈沖-寬度-高度調制乘法器雙稱為時間分割乘法器。這類乘法器電路原理圖如圖5.4-24A所示。圖中，三角波電壓UT和模擬輸入電壓UY
2010-05-18 14:23:532346 
N象限變跨導乘法器
為了克服圖5.4-25所示的乘法器的缺點，在基電路的基礎上，采用了雙重差分放大式結構，設計出如圖5.4-27所示的N象限變跨導乘法器。
2010-05-18 15:24:082206 
可變跨導乘法器的品種
模擬乘法器就基單片結構的形式來說，基本上分為兩大類，即用于處理交流小信號的如圖5.4-27所示的基本電路，以及適用于模擬運算
2010-05-18 15:51:402617 
變跨導乘法器
這種乘法器現在已經成為一種工業上的標準方法，是應用極為廣泛的優質乘法器。
2010-05-18 16:00:551512 乘法器在模擬運算電路中的應用
相乘運算
2010-05-18 16:48:062193 乘法器在通信電路中的應用
普通振幅調制
2010-05-18 17:46:471561 如圖所示為有負載驅動能力的乘法電路。由乘法器MPY600和高速緩沖器OPA633組成具有負載驅動能力的乘法器電路
2011-01-29 19:01:331687 
實驗目的 1、熟悉Xilinx的ISE 軟件的使用和設計流程； 2、掌握Modelsim仿真軟件的使用方法； 3、用乘法運算符實現一個16*16 乘法器模塊； 4、用IP核實現一個16*16 乘法器模塊； 5、用例化語
2011-05-20 17:00:1468 本文著重介紹了一種基于WALLACETREE優化算法的改進型乘法器架構。根據FPGA內部標準獨特slice單元，有必要對WALLACE TREE部分單元加以研究優化，從而讓在FPGA的乘法器設計中的關鍵路徑時延
2011-11-17 10:50:185847 
這個模擬乘法器原理圖可作為分壓器和乘數。該電路是由四個部分組成。晶體管匹配確定乘法電路的精確度。
2012-03-13 16:58:3623869 
低壓高頻CMOS電流乘法器原理圖通過調節跨導參數k和參數a，來調節乘法器的增益。參數k和MOS管的尺寸直接相關。
2012-03-14 17:25:473035 
模擬乘法器，大家自己有需要的趕緊下載吧，機不可失
2015-10-27 14:10:200 基于AD835的乘法器原理圖及PCB設計
2016-06-08 16:46:100 一個自己寫的八位數的乘法器
2016-12-01 15:45:2318 高速雙域乘法器設計及其應用_鄭朝霞
2017-01-07 18:39:170 模擬乘法器作用及電路
2017-10-23 09:22:4029 乘法器，求模運算部分利用Barrett約減運算，用硬件描述語言進行FPGA設計與實現，避免了除法運算。對于192位的操作數，完成Barrett模乘需要約186個時鐘周期，計算速率可以達到269.17 Mb/s。
2017-11-08 15:18:1932 雖然許多有關調制的描述都將其描繪成一種乘法過程，但實際情況更為復雜。 首先，為清晰起見，若信號Acos（t）和未調制的載波cos（t）施加于理想乘法器的兩路輸入，則我們將得到一個調制器。這是因為兩個
2017-11-15 14:45:1815 產生9個部分積，有效降低了部分積壓縮陣列的規模與延時．通過對5級流水線關鍵路徑中壓縮陣列和64位超前進位（CLA）加法器的優化設計，減少了乘法器的延時和面積．經現場可編程邏輯器件仿真驗證表明，與采用Radix-8 Booth算法的乘法器相比，該乘法器速度提高了11%，硬件資
2018-03-15 13:34:006 硬件乘法器是現代計算機中必不可少的一部分，其基礎是加法器結構。
2018-05-11 10:52:459506 在做項目的過程中，經常遇到乘法計算，乘法器的設計就尤為重要。乘法器決定了最終電路功能能否實現，資源使用量多少以及時序性能優劣等。
2018-07-04 09:41:4510277 在集成電路系統中，模擬乘法器在信號調制解調、鑒相、頻率轉換、自動增益控制和功率因數校正控制等許多方面有著非常廣泛的應用。實現模擬乘法器的方法有很多，按采用的工藝不同，可以分為三極管乘法器和CMOS乘法器。
2019-05-31 08:20:004383 
在微處理器芯片中，乘法器是進行數字信號處理的核心，同時也是微處理器中進行數據處理的關鍵部件。乘法器完成一次操作的周期基本上決定了微處理器的主頻。乘法器的速度和面積優化對于整個CPU的性能來說是非常重要的。為了加快乘法器的執行速度，減少乘法器的面積，有必要對乘法器的算法、結構及電路的具體實現做深入的研究。
2019-05-15 08:27:0019926 
本文在設計實現乘法器時，采用了4-2和5-2混合壓縮器對部分積進行壓縮，減少了乘法器的延時和資源占 用率；經XilinxISE和QuartusII兩種集成開發環境下的綜合仿真測試，與用
2018-12-19 13:30:2511529 
電子發燒友網為你提供()NB3N3020相關產品參數、數據手冊，更有NB3N3020的引腳圖、接線圖、封裝手冊、中文資料、英文資料，NB3N3020真值表，NB3N3020管腳等資料，希望可以幫助到廣大的電子工程師們。
2019-04-18 20:50:09
乘法器是模擬式電子式電能表的重要組成部分，也是電能表計量誤差的最主要來源。對時分割乘法器在諧波條件下的計量誤差進行了定量的研究與分析，根據時分割乘法器的工作原理，推導其在諧波條件下計量誤差的理論表達式，并通過仿真計算驗證計量誤差量化表達式的準確性。
2019-12-24 07:05:003141 
乘法器（multiplier）是一種完成兩個互不相關的模擬信號相乘作用的電子器件。它可以將兩個二進制數相乘，它是由更基本的加法器組成的。乘法器可以通過使用一系列計算機算數技術來實現。乘法器不僅作為
2021-02-18 15:08:0128128 
模擬乘法器是對兩個模擬信號（電壓或電流）實現相乘功能的的有源非線性器件。
2021-02-18 16:37:2810781 模擬乘法器是輸出電壓與兩路輸入電壓之積成正比的有源網絡。理想的乘法器具有無限大的輸入阻抗及零輸出阻抗，其標尺因子不隨頻率變化并且與電壓的大小無關。如果理想的乘法器的任意一路輸入電壓為零時，則輸出電壓就為零。換句話說，它的失調、漂移和噪聲電壓均為零。
2021-02-18 17:21:197439 
MT-079：模擬乘法器
2021-03-21 02:50:0612 在集成電路系統中，模擬乘法器在信號調制解調、鑒相、頻率轉換、自動增益控制和功率因數校正控制等許多方面有著非常廣泛的應用。實現模擬乘法器的方法有很多，按采用的工藝不同，可以分為三極管乘法器和CMOS乘法器。
2021-03-23 09:40:197228 
MT-079：模擬乘法器
2021-04-27 10:15:3211 AD734：10 MHz四象限乘法器/除法器數據表
2021-05-15 10:18:0512 簡化合成器的有源乘法器和除法器
2021-05-16 17:15:029 乘法器，采用近似加法實現部分累加運算，從而減少近似乘法器的資源消耗，同時通過流水線結構增加系統的時鐘頻率，進而提高數據吞吐率。統計結果表明，與精確乘法器相比，該設計可節省32.2%的查找表資源。在圖像處理應用中，
2021-05-19 14:10:447 本設計以16位乘法器的設計為基礎，從而掌握現代大規模集成數字邏輯電路的應用設計方法，進一步掌握電子儀器的正確使用方法，以及掌握利用計算機進行電子設計自動化（EDA）的基本方法。由16位加法器構成的以
2021-06-01 09:43:5633 基于模擬乘法器MC1496的混頻電路
2022-06-07 15:21:5027 隨著3G技術的發展，關于圖像、語音、加密等數字信號處理技術隨處可見，而且信號處理的實時性也要求越高。實時性即是要求對信號處理的速度要快，而乘法器是數字信號處理中重要的基本運算，在很大程度上影響著系統的性能。人們開始開發高速的乘法器。
2022-07-03 11:14:208380 我們使用調制器而不是乘法器有幾個原因。乘法器的兩個端口都是線性的，因此載波輸入上的任何噪聲或調制都會使信號輸入成倍并降低輸出，而調制器載波輸入的幅度變化大多可以忽略不計。二階機制會導致載波輸入端的幅度噪聲影響輸出，但在最好的調制器中，這些噪聲被最小化，這里不討論。
2023-01-30 14:26:355115 
NI Multisim 10經典教程分享--模擬乘法器電路
2023-02-02 09:56:468508 使用IAR IDE仿真RL78內置硬件乘法器和除法器注意事項
2023-10-30 17:04:142231 
該器件可接受高達 1.4GHz 的輸入頻率，與分頻器及可編程低噪聲乘法器相結合，可靈活設置頻率。附加的可編程低噪聲乘法器可幫助用戶減輕整數邊界雜散的影響。
2023-10-17 12:46:451743 電子發燒友網站提供《LMK04906帶6路可編程輸出的，超低噪聲時鐘抖動清除器和乘法器數據表.pdf》資料免費下載
2024-08-21 09:21:310 電子發燒友網站提供《CDCF5801A具有延遲控制和相位對準的時鐘乘法器數據表.pdf》資料免費下載
2024-08-22 10:56:250 電子發燒友網站提供《CDCF5801時鐘乘法器數據表.pdf》資料免費下載
2024-08-22 10:37:121 電子發燒友網站提供《CDCVF25084時鐘乘法器數據表.pdf》資料免費下載
2024-08-22 11:33:270 電子發燒友網站提供《CDCS503帶可選SSC的時鐘緩沖器/時鐘乘法器數據表.pdf》資料免費下載
2024-08-22 09:18:510 電子發燒友網站提供《CDCE706可編程3-PLL時鐘合成器/乘法器/分頻器數據表.pdf》資料免費下載
2024-08-22 09:16:120 電子發燒友網站提供《CDC906可編程3-PLL時鐘合成器/乘法器/分頻器數據表.pdf》資料免費下載
2024-08-23 11:27:275 電子發燒友網站提供《CDCS504-Q1時鐘緩沖器和時鐘乘法器數據表.pdf》資料免費下載
2024-08-23 10:35:540 電子發燒友網站提供《1.5GHz低相位噪聲時鐘評估板.pdf》資料免費下載
2024-12-19 14:46:230 該CDCEL824是一款基于PLL的模塊化低成本、高性能、可編程時鐘 合成器、乘法器和除頻器。它從單個輸入生成多達四個輸出時鐘 頻率。每個輸出都可以在系統內編程，以達到 201 MHz 的任何時鐘
2025-09-14 10:13:17890 
CDCE937和CDCEL937器件是基于模塊化PLL的低成本、高性能、可編程時鐘合成器、乘法器和分頻器。這些器件從單個輸入頻率生成多達 7 個輸出時鐘。每個輸出都可以在系統內編程，以達到230MHz的任何時鐘頻率，使用多達三個獨立的可配置PLL。
2025-09-18 15:08:29636 
CDCE925和CDCEL925是基于模塊化PLL的低成本、高性能、可編程時鐘合成器、乘法器和分頻器。CDCE925和CDCEL925從單個輸入頻率生成多達五個輸出時鐘。每個輸出都可以在系統內編程，以達到230MHz的任何時鐘頻率，使用多達兩個獨立的可配置PLL。
2025-09-18 15:31:55636 
電子發燒友App
工商網監
評論