當今芯片設計的口號是“使用更少的功率”，這已不是什么秘密。物聯網 (IoT) 的出現帶來了一個新的推論：“使用更少的平均功率”通過在待機狀態下以超低功耗運行，同時準備好立即啟動。當前的存儲器技術使得同時實現這兩個屬性變得困難，但瑞薩電子公司已經通過新的嵌入式 SRAM 技術應對了這一挑戰。

任何電池供電的設計都需要使用盡可能少的電力。低功耗操作在物聯網中尤為重要，比智能手機更重要，因為物聯網上的許多點在物理上都很遙遠，更換或充電電池將是一個主要的麻煩，如果不危險甚至不可能的話。出于這個原因，許多物聯網節點被設計成大部分時間都在睡覺，只是偶爾醒來以對本地刺激做出反應，或者根據網絡上另一個點的要求進行報告。然后，他們必須盡可能快地起床并奔跑，以快速完成任務并重新入睡，從而最大限度地減少平均能量消耗。

不幸的是，在這種睡眠模式下將數據保存在 SRAM 中會消耗過多的電量。設計人員目前通過簡單地將 SRAM 內容卸載到非易失性存儲器，然后在睡眠期間關閉 SRAM 的電源來解決這個問題。問題在于，對于某些物聯網占空比，這種方法可能無效，某些情況下甚至會導致功耗的實際增加。

瑞薩似乎找到了解決這個問題的辦法。降低 SRAM 開啟/休眠功率比的關鍵是減少晶體管泄漏電流，瑞薩電子通過將其 65 納米薄層埋層硅 (SOTB) 工藝部署到嵌入式 SRAM 的開發中，已經做到了這一點。瑞薩電子的 SOTB 工藝采用無摻雜溝道結構，通過其掩埋氧化層實現。結果是晶體管閾值特性的變化要小得多，這反過來又使晶體管能夠在低至 0.5 V 的電壓下表現良好。

片上穩壓器控制襯底偏置，這決定了器件是在工作模式下工作還是在待機模式下工作。將基板電位設置為正向偏置可以實現快速讀取訪問時間。待機模式是通過對基板施加反向偏壓來實現的，這可以顯著降低泄漏電流。

針對特定應用標準產品 (ASSP) 的開發人員，該技術不能作為現成的 SRAM 設備使用。但是瑞薩已經創建了一個原型 SRAM 來展示這項技術。該原型在“實時”狀態下實現了 1.8 ns 的讀出時間，而在待機狀態下僅需 13.7 nW/Mbit。這只是內存正常模式下功耗的千分之一。

瑞薩嵌入式 SRAM。資料來源：瑞薩電子。

瑞薩電子預計其新工藝將有助于開發無需維護或更換電池且使用壽命長的物聯網節點。基于瑞薩 SOBT 技術的 SRAM 允許快速啟動、實時高速運行以及在睡眠模式下顯著降低泄漏電流，可以幫助物聯網設計在極小的平均功率水平下運行。?

審核編輯 黃昊宇