本周《漲知識啦》主要給大家介紹的是MIS（Metal-Insulator-Semiconductor）結構的能帶分布的變化與其電容-電壓特性。

圖 1 ?(a) MIS結構示意圖 ?(b) MIS結構等效電路圖

首先，圖 1給大家展示了MIS結構圖及等效電路。根據外加偏壓的不同，MIS結構會處于積累、耗盡和反型三種狀態。當MIS結構外加偏壓Vg后，一部分外加偏壓被絕緣層所承擔，一部分在半導體表面形成表面勢Vs。

圖 2 MIS結構不同偏壓下能帶圖

以p型半導體為例，當Vg為負電壓時，大量空穴被吸引至半導體表面，如圖 2(a)所示，由于絕緣層的阻擋作用，空穴堆積于半導體表面，此時MIS結構處于積累狀態。這種情況下的MIS結構的電容如圖 3所示，相當于絕緣層平板電容Cox，所以電容值不隨外加偏壓變化而變化。而當Vg逐漸減小時，此時半導體表面空間電荷區電容Csd與絕緣層電容Cox串聯，根據串聯電容公式Csd*Cox/(Csd+Cox)，由于Csd不斷減小，導致總電容逐漸變小，直至半導體能帶被拉平，如圖 2(b)。繼續減小電壓直至外加電壓Vg為正時，半導體表面出現載流子耗盡效應，如圖 2(c)所示，能帶向下彎曲。隨著正向電壓增大，大量空穴被耗盡，耗盡區寬度增加，導致耗盡區電容減小，進而使總電容逐漸減小。繼續增大正向電壓，能帶進一步向下彎曲，p型半導體表面開始出現反型層，如圖 2(d)。相比耗盡情況，半導體表面載流子濃度升高，絕緣層附近耗盡區變小，導致電容增大。當繼續增大到強反型情況時，由于反型層中積累的大量電子對外電場的屏蔽作用，耗盡區寬度將達到一個最大值不再變化。而大量電子積聚在半導體表面，使絕緣層附近堆積著大量電荷，所以此時MIS結構電容近似為絕緣層電容。以上就是MIS結構不同偏壓下的的能帶狀態與電容-電壓特性的關系。

圖3 MIS結構的電容-電壓特性曲線

fqj