文章來源：學習那些事

原文作者：小陳婆婆

本文主要講述SOI晶圓片結構及表征。

SOI晶圓片結構特性由硅層厚度、BOX層厚度、Si-SiO?界面狀態及薄膜缺陷與應力分布共同決定，其厚度調控范圍覆蓋MEMS應用的微米級至先進CMOS的納米級。

除SIMOX工藝外，BOX層厚度可獨立調節至納米至微米量級，制造工藝通過表面制備步驟確保頂層硅平滑性——傳統CMP工藝雖能實現減薄，但材料去除量達數十納米易引發厚度非均勻性；而Eltran工藝采用的氫退火技術則可將SOI層厚度減少量控制在1nm以內，同時實現原子級平坦表面，厚度均勻性顯著優于CMP工藝。

隨著晶圓尺寸向大直徑演進，20世紀90年代主流的100mm、150mm、200mm晶圓已逐步被300mm量產取代，450mm晶圓亦完成試產驗證。以Smart CutTM工藝制備的300mm SOI晶圓片為例，其硅層厚度控制精度達±0.5nm，BOX層厚度150nm時，晶圓片內及片間厚度波動小于1nm，滿足全耗盡SOI技術的大批量生產需求，這對測量技術提出更高要求——需實現亞納米級重復性與精度以支撐工藝監控。

結構表征技術

結構表征方面，常規物理化學技術如橢偏儀、X射線衍射/反射、RBS、SIMS、FTIR、TEM及AFM廣泛應用于在線/離線檢測，其中AFM在1μm2面積測得的表面粗糙度有效值通常低于0.15nm。針對CMOS應用對膜層完整性的嚴苛要求，行業開發了專用表征技術：稀釋Secco腐蝕通過缺陷周圍應力優先腐蝕形成腐蝕坑，結合HF腐蝕暴露埋氧化層缺陷，實現缺陷密度光學測量；KLA-Tencor SP-DLS系統可掃描整個晶圓片表面，結合SEM驗證缺陷穿透性，使智能剝離工藝制備的300mm SOI晶圓片HF缺陷密度降至0.05個/cm2以下。界面質量表征顯示，低劑量SIMOX晶圓片經1320℃退火6小時后，頂硅-BOX界面呈現粗糙方形鑲嵌圖案，源于氧注入損傷與結晶硅層混合；延長退火時間可促使界面平滑化，形成螺旋/階梯型圖案，階梯高度為硅晶格常數倍數。鍵合SOI晶圓片通過1100℃退火可獲高質量頂硅-BOX界面，透射電鏡觀察證實其結構完整性。

電學性能表征

電學性能表征是SOI應用的核心，偽MOS晶體管技術通過測量頂層硅摻雜類型、載流子遷移率、界面陷阱密度及載流子復合壽命，補充霍爾效應、擴展電阻、光電導等標準方法。研究表明，智能剝離工藝制備的SOI晶圓片經高溫退火后，氫完全擴散，單晶性質得以保留，載流子遷移率達電子650cm2/Vs、空穴240cm2/Vs，界面陷阱密度低于3×1011 eV?1·cm?2，載流子壽命超100μs，優于SIMOX工藝。300mm SIMOX與智能剝離SOI晶圓片已證實具備可靠性與可重復性，可滿足高性能晶體管及試驗器件制造需求，其頂層硅為高質量單晶，電學性能優異，埋氧化層與界面質量達應用要求。

當前，SOI晶圓片表征技術正朝著更高精度、非破壞性及智能化方向發展。例如，納米束電子衍射（NBD）可實現亞納米級缺陷定位，機器學習算法應用于缺陷分類與良率預測，顯著提升檢測效率。在綠色制造方面，Soitec通過供體晶圓重復利用與低能耗沉積工藝，將碳化硅基板生產碳排放降低四倍，契合半導體產業低碳化趨勢。

新興應用領域如量子計算中，SOI基硅鍺異質結量子點陣列實現單量子比特操控保真度99.9%；5G/6G通信中，SOI基射頻器件插入損耗較傳統硅基器件降低30%，成為毫米波前端模塊首選方案。這些進展共同推動SOI技術在射頻、功率、光電子及量子計算等前沿領域的持續創新與價值重構。