MSP430F149低頻輔助時鐘采用32kHz時鐘晶振直接驅動，可作為后臺實時時鐘實現自喚醒功能。集成的高速數字控制振蕩器(DCO)頻率為8MHz，可作為CPU的主系統時鐘(MSLK)源，也可以作為CPU的子系統時鐘(SMCLK)源。

2．2 節點Zigbee通信模塊CC2420

本系統中無線傳感器網絡硬件中的Zigbee通信模塊采用低功耗高性能的無線網絡模塊CC2420來實現，它工作在全球通用的2．4GHz頻段。CC2420是一款符合IEEE802．15．4標準的射頻收發器，性能穩定且功耗極低。CC2420的選擇性和靈敏度指數超過IEEE802．15．4標準的要求，可確保短距離通信的有效性和可靠性，利用此芯片開發的無線通信設備支持數傳速率高達250kb/s，可實現多點對多點的快速組網。  CC2420發送數據時，使用直接正交上變頻。基帶信號的同相分量和正交分量直接被DAC轉換為模擬信號，通過低頻濾波器，直接變頻到設定的信道上，再由天線發射出去。

Zigbee通信模塊CC2420與單片機的連接電路，如圖3所示。

CC2420只需要極少的外圍電路，包括時鐘電路、射頻I/O匹配電路和微控制器接口電路三部分。芯片本振信號既可由外部有源晶體提供，也可以由內部電路提供。由內部電路提供時需要外加晶體振蕩器和兩個負載電容，電容的大小取決于晶體的頻率及輸入容抗等參數。例如當采用16MHz晶振時，其電容約為22pF。射頻I/O匹配電路主要用來匹配芯片的輸入/輸出阻抗。CC2420與微處理器的連接非常方便，它使用SFD、FIFO、FIFOP、和CCA四個引腳表示收發數據的狀態；微處理器通過SPI接口與CC2420交換數據、發送命令等。

CC2420收到物理幀的SFD字段后，會在SFD引腳輸出高電平，直到接收完該幀。如果啟動了地址辨識，在地址辨識失敗后，SFD引腳立即轉為輸出低電平。FIFO和FIFOP引腳表示接收FIFO的緩存區狀態，如果接收FIFO緩存區有數據，FIFO引腳輸出高電平；當接收FIFO緩存區為空，FIFO引腳輸出低電平；當FIFO引腳在接收FIFO緩存區的數據超過某個臨界值時，或在CC2420接收到一個完整的幀以后輸出高電平臨界值時，可以通過CC2420的寄存器設置。CCA引腳在信道上有信號時輸出高電平，它只在接收狀態下有效，在CC2420進入接收狀態至少8個符號周期后，才會在CCA引腳上輸出有效的信道狀態信息。

SPI接口由CSn、SI、SO和SCLK引腳組成，微處理器通過SPI接口訪問CC2420內部寄存器和存儲器。在訪問過程中，CC2420是SPI接口的從設備，接收來自微處理器的時鐘信號和片選信號并在微處理器的控制下執行輸入/輸出操作。SPI接口接收或者發送數據時，都與時鐘下降沿對齊，CC2420與MSP430F149是通過SPI連接的，其中MSP430F149處于主模式，CC2420處于從模式。MSP430F149還有4個I/O口與CC2420相連，主要起查詢CC2420狀態的作用。

電源管理模塊為傳感器單元、處理器單元、無線通信模塊提供能源，并對電源進行管理，以提高能量的利用率。

2．3 系統IEEE802．15．4工作模式

IEEE802．15．4規范中規定使用DSSS調制方式，CC2420中的調制和擴頻功能框圖如圖4所示。

每個字節分為兩組符號，4位一組，低位符號首先傳送，對于多字節域，則是低位字節首先傳送，但是，與安全有關的域先傳送高位字節。每個符號映射為一個超過16位的偽隨機序列，即32位片碼序列。片碼序列以2Mchip/s的速率傳送，對于每個符號，首先傳送低位片碼。

調制方式為偏移正交相移鍵控，具有半個正弦的形狀，相當于最小頻移鍵控(MFSK)調制，每片的形狀通過半個正弦波交替在同相和正交相位信道傳送。

2．4 數據通信幀格式設置

同步頭包括前導序列和開始幀分隔符，在CC2420中前導序列長度和開始幀分隔符是能設置的，默認值4字節和1字節，是符合IEEE．80 2．15．4協議的；物理頭位為1字節，幀控制和序列號分別為2字節和1字節：地址和源地址共6字節，待發數據段長度為幀長度減去地址和幀校驗序列。當MODEMCTRL0．AUTOCRC控制位置位時，這個幀校驗序列自動產生2字節，并由CC2420硬件自動插入。

3 軟件設計

本設計中，無線傳感器網絡是一個多路的自組織無線網絡，可以實現自動組網，自動路由查詢，自動數據采集與傳輸，軟件設計上必須能夠實現多跳自組織的功能。另外，傳感器節點必須要求極低的功耗，而低功耗除了硬件設計上的低功耗外，更重要的是軟件設計的低功耗。