摘要：基于SoPC技術設計了一種專門激勵管道超聲導波的信號發生器。重點闡述了導波專用DDS IP核的設計方法。發生器以MicroBlaze軟核處理器為控制核心，單片FPGA輔以必要的少量外圍硬件電路，易于擴展升級。實驗結果表明，輸出的信號精度高、噪聲小、穩定性好，頻率連續可調，可方便地應用于管道超聲導波檢測。

在管道缺陷檢測當中，超聲導波檢測技術與傳統無損檢測方法相比具有沿傳播路徑衰減小，傳播距離遠，引起的質點振動能遍及構件內部和表面的特點，因此表現出更大優勢[1]。超聲導波在傳播過程中存在多模態和頻散特性，若激勵源選擇不當，導波發生嚴重頻散，會使回波信號變得極為復雜，不利于缺陷分析。根據導波頻散特性曲線可知，在50kHz～500kHz范圍內，L(0，2)模態超聲導波傳播速度最快最穩定，幾乎不發生頻散。用漢寧窗調制該頻段內一定周期數的單音頻信號，形成窄帶脈沖作為激勵源，激勵出L(0，2)模態占主導的超聲導波，可最大限度地避免頻散帶來的不利影響[2]。

目前出現了多種超聲導波激勵信號發生器設計方案。一是利用多功能函數發生器如HP33120A[3]實現。由于HP33120A存儲長度有限，長距離檢測時脈沖間會出現干擾，最高調制頻率不高[4]。二是采用單片機控制DDS芯片設計，精度較高，但定制性較弱，且一般需要兩片以上DDS芯片，成本昂貴。還有一種方法是用高速單片機控制D/A轉換芯片直接輸出信號，方便易行，然而精度較低，激勵頻率受到單片機頻率限制，而且很難做到連續可調。為了解決上述設計方案的不足，本設計在Xilinx公司FPGA(現場可編程門陣列)上，以MicroBlaze軟核處理器為控制核心，借鑒直接數字頻率合成DDS(Direct Digital Frequncy Synthesis)技術，給出了一種產生L(0，2)模態超聲導波激勵信號源的SoPC(System on Programmable Chip)實現方法。所得激勵源精度高，漢寧窗調制下的單音頻正弦波周期數可調，頻率連續可調。

1 系統整體方案設計

本系統以Xilinx公司Spartan 3E-Starter開發板為硬件平臺。此開發平臺外設資源較為豐富，通過增加少量的外圍設備即可實現系統設計。Spartan 3E系列FPGA是Xilinx 公司性價比最高的FPGA芯片，可較好地滿足產品的高集成化與低成本化[5]。其內部MicroBlaze軟核處理器采用功能強大的32位流水線RISC結構，包含32個32位的通用寄存器、2個32位特殊寄存器，可具有3/5級流水線。時鐘頻率高達150MHz。以IBM CoreConnect技術為基礎，提供了豐富的接口資源。其中PLB(處理器本地總線)總線提供對片上外設、外部存儲器以及基于硬件描述語言編寫的算法模塊的訪問 ，和其他外設IP核一起，完成嵌入式的SoPC開發。超聲導波激勵源的SoPC實現結構如圖1所示。

FPGA實現所有數字電路部分。MicroBlaze軟核處理器是系統的控制核心，通過LMB(本地存儲器總線)訪問程序存儲空間BRAM，PLB總線掛載所需IP核。例化GPIO接口連接鍵盤，負責激勵信號的頻率設置。LCD1602用于當前頻率值顯示。自主編寫的DDS IP為系統波形發生的核心，直接產生激勵源波形。MDM為系統的調試模塊，RS232用于和PC機通信或程序調試。使用Xilinx嵌入式開發套件EDK自帶的數字時鐘管理DCM(Digital Clock Manager) IP核，把50MHz輸入時鐘分頻，分別為DDS模塊和外部高速數模轉換芯片DAC902提供穩定的5MHz和50MHz時鐘信號。程序通過JTAG下載到FPGA內部的BRAM，或者片外PROM中存儲。FPGA產生的數字信號經過DAC902轉換為模擬信號，再經過低通濾波器去噪，即可獲得高質量的超聲導波激勵信號源。

2 超聲導波DDS IP核設計

2.1 DDS算法原理

DDS是根據采樣定理，通過查找表方法產生波形。通常為正弦波、余弦波、三角波或方波等。完整的DDS結構示意圖如圖2所示。在參考時鐘的驅動下，N bit相位累加器對頻率控制字K進行相位累加，得到的相位碼對波形存儲器尋址，使之輸出相應的波形幅度值。將該值送給DAC和低通濾波器LPF，實現量化幅值到一個平滑信號的轉換。當相位累加值大于2N時，相位累加器產生一次溢出，溢出頻率就是DDS的輸出頻率。輸出信號頻率fout可表示為：

由DDS原理可知，相位累加器的位數N決定DDS的精度。N值越大，DDS的頻率間隔?駐f就越細。但N值增加，所需ROM容量也將成指數增加。實際上在一般系統中，D/A轉換器的位數m是一定的，通常選取累加器的輸出位數N=m+2，即可滿足需要[6]。設計中DAC902為12bit，取累加器為14bit，調制脈沖最大幅值為212，即4096。借助Matlab，生成由漢寧窗調制10個周期正弦波的窄帶脈沖波形，如圖3所示。

本設計基于DDS技術，采用Verilog HDL硬件描述語言設計直接產生導波激勵波形的DDS模塊，頂層原理如圖4所示。