1. 嵌入式系統(tǒng)的發(fā)展趨勢(shì)

嵌入式系統(tǒng)一般是指一個(gè)獨(dú)立且具有專門用途的系統(tǒng)，隨著半導(dǎo)體技術(shù)的飛速發(fā)展，嵌入式系統(tǒng)正在滲入現(xiàn)代社會(huì)的各個(gè)方面，被廣泛地應(yīng)用于航空航天、通信設(shè)備、消費(fèi)電子、工業(yè)控制、汽車、船舶等領(lǐng)域。巨大的市場(chǎng)需求推動(dòng)了嵌入式系統(tǒng)向更高的技術(shù)水平發(fā)展。

嵌入式系統(tǒng)的開發(fā)流程，一般可以分為三個(gè)階段：設(shè)計(jì)，原型化、以及發(fā)布。設(shè)計(jì)主要是對(duì)產(chǎn)品本身以及其中牽涉到的算法、概念進(jìn)行設(shè)計(jì)，原型化是對(duì)設(shè)計(jì)的可行性進(jìn)行驗(yàn)證或評(píng)估，發(fā)布是產(chǎn)品的最終實(shí)現(xiàn)。大部分情況下整個(gè)開發(fā)流程中需要牽涉到多種軟件開發(fā)工具。比如在設(shè)計(jì)的時(shí)候，可能會(huì)使用文本數(shù)學(xué)工具進(jìn)行算法設(shè)計(jì)、建模、仿真，在原型化驗(yàn)證階段，圖形化的開發(fā)環(huán)境現(xiàn)在已經(jīng)成為仿真、驗(yàn)證的主流工具。在發(fā)布階段，可能會(huì)采用微處理器或FPGA，就會(huì)牽涉到相關(guān)的開發(fā)環(huán)境比如C或VHDL，甚至匯編。傳統(tǒng)的開發(fā)模式中，文本編程工具占了主流地位。

嵌入式軟件及其開發(fā)人員目前似乎都處于各自發(fā)展的十字路口。Venture Development公司(VDC)提供的行業(yè)統(tǒng)計(jì)數(shù)字表明，盡管軟件代碼的行數(shù)以每年大約26%的速度增長，但嵌入式開發(fā)人員的年增長速度卻只有8%。對(duì)嵌入式系統(tǒng)設(shè)計(jì)人員而言，這兩個(gè)統(tǒng)計(jì)數(shù)字意味著工作量的增多。

不過，事情還遠(yuǎn)不止此。除了以相對(duì)更少的人員完成更多的工作外，嵌入式開發(fā)者還必須在保證產(chǎn)品可靠性的前提下縮短系統(tǒng)設(shè)計(jì)周期。日益激烈的競(jìng)爭(zhēng)使得今天的電子產(chǎn)品市場(chǎng)對(duì)上市時(shí)間的壓力極為敏感。以消費(fèi)市場(chǎng)為例，一個(gè)典型的嵌入式產(chǎn)品設(shè)計(jì)周期是9個(gè)月，而推出產(chǎn)品的市場(chǎng)機(jī)會(huì)可能只有1到2個(gè)月之短。如果沒有一開始就抓住市場(chǎng)先機(jī)推出產(chǎn)品，很可能會(huì)造成市場(chǎng)份額的大幅減少，甚至導(dǎo)致產(chǎn)品推廣的失敗。這些因素大大增加了嵌入式系統(tǒng)設(shè)計(jì)“一次設(shè)計(jì)成功”的壓力，反過來也推動(dòng)了系統(tǒng)級(jí)快速、高效、可靠的驗(yàn)證的需求，系統(tǒng)原型化，也就是創(chuàng)建實(shí)速運(yùn)行在系統(tǒng)環(huán)境中的設(shè)計(jì)原型，這種必要性正日益增大。

2. FPGA在嵌入式系統(tǒng)中的優(yōu)勢(shì)

實(shí)現(xiàn)這種原型驗(yàn)證的最具成本效益的技術(shù)是建立一個(gè)基于FPGA的原型。FPGA是一種具有可重配置邏輯門的芯片，與供應(yīng)商提供功能定義的ASIC芯片不同，F(xiàn)PGA可根據(jù)每個(gè)應(yīng)用的不同需要而進(jìn)行配置和重新配置。由于FPGA允許在硬件中實(shí)現(xiàn)自定義算法，因此它具有精確時(shí)序和同步、快速?zèng)Q策及并行任務(wù)同時(shí)執(zhí)行等優(yōu)點(diǎn)。在PC或帶有實(shí)時(shí)操作系統(tǒng)（RTOS）和微處理器的平臺(tái)上，處理器必須對(duì)多個(gè)任務(wù)進(jìn)行分時(shí)處理，而FPGA則可以配置為多個(gè)獨(dú)立的并行計(jì)算資源，簡(jiǎn)言之，就像芯片上有多個(gè)微處理器一樣，且這些微處理器都針對(duì)特定的任務(wù)進(jìn)行了優(yōu)化。

FPGA的性能和靈活性使得它們成為處理輸入輸出非常有效的技術(shù)。通過自定義數(shù)字協(xié)議進(jìn)行通信和生成PWM信號(hào)是這種類型很好的例子，比如，可以對(duì)FPGA進(jìn)行配置以利用自定義數(shù)字協(xié)議進(jìn)行通信，如對(duì)輸入信息進(jìn)行解碼，然后將信息組合編碼作為輸出數(shù)據(jù)包再發(fā)送出去。在一些情況下甚至需要同時(shí)進(jìn)行多個(gè)操作，并使得這些操作互相同步，且和其它輸入和輸出任務(wù)同步。如果是用一個(gè)基于軟件的系統(tǒng)完成此項(xiàng)工作，即使使用RTOS，輸出的性能也可能不一定夠。FPGA對(duì)于輸入輸出、并行性和實(shí)時(shí)性的出色性能使得它成為嵌入式系統(tǒng)原型化驗(yàn)證的理想工具。Intel新一代多核處理器就選擇了FPGA作為其原型化的平臺(tái)。

3. 通過圖形化開發(fā)環(huán)境——LabVIEW FPGA加速系統(tǒng)原型化

將FPGA集成到嵌入式系統(tǒng)最大的挑戰(zhàn)是如何配置FPGA的邏輯，以及將傳感器輸入和控制輸出與它連接起來。許多嵌入式系統(tǒng)設(shè)計(jì)人員對(duì)于在實(shí)時(shí)操作系統(tǒng)下運(yùn)行的微處理器上編程非常熟練，但他們不喜歡在芯片級(jí)對(duì)硬件進(jìn)行定義，這需要有設(shè)計(jì)工具和語言如VHDL方面的知識(shí)。當(dāng)然，冒昧進(jìn)入芯片級(jí)領(lǐng)域還意味著需要設(shè)計(jì)和構(gòu)建芯片周邊的電路板，雖然這對(duì)于一些嵌入式系統(tǒng)設(shè)計(jì)人員來說已經(jīng)過時(shí)了，但仍然有許多設(shè)計(jì)人員寧愿盡可能地使用現(xiàn)成的硬件，特別是當(dāng)硬件必須精確地測(cè)量出傳感器數(shù)據(jù)并對(duì)其作數(shù)字化處理時(shí)。

FPGA配置工具的比較和選擇

目前有許多FPGA配置工具，有些工具需要VHDL或其它語言編碼完成硬件定義，有些工具提供了圖形配置環(huán)境，還有的工具允許你使用熟悉的工具編寫軟件，然后將代碼下載到FPGA中。在選擇哪種方式適合時(shí)需要考慮幾個(gè)問題，其中一個(gè)考慮因素是你的背景。你是否是一個(gè)富有經(jīng)驗(yàn)的硬件開發(fā)人員并對(duì)FPGA的基本操作有深入的認(rèn)識(shí)？如果是，就可以利用低級(jí)工具充分發(fā)揮你的經(jīng)驗(yàn)并深入實(shí)地進(jìn)行配置。也許你不是硬件工程師，但你是一位優(yōu)秀的程序員并且能很容易掌握新的編程語言，那么你可能需要選擇一個(gè)能夠讓你充分運(yùn)用數(shù)據(jù)結(jié)構(gòu)和程序細(xì)節(jié)進(jìn)行編程的工具。另外一個(gè)可能是你既不是硬件專家也不是軟件專家，但由于你對(duì)整個(gè)系統(tǒng)內(nèi)在的理論或系統(tǒng)所投入的應(yīng)用非常熟悉而來設(shè)計(jì)系統(tǒng)，如果是這種情況，那么應(yīng)該選擇一個(gè)可以讓你以自己的語言進(jìn)行設(shè)計(jì)的工具，而不必學(xué)習(xí)復(fù)雜的FPGA或硬件描述語言。