摘 要： 隨著GNSS系統的發展，多徑效應逐漸成為影響定位精度和可靠性的重要因素之一。為了驗證天線陣列方法對于多徑效應的消除情況，需要對多個天線接收到的數據進行實時同步采集存儲。為了實現這一目標，利用基于PCIE通信總線的FPGA開發板與多路AD采集卡設計并實現了滿足系統要求的數據采集平臺。首先簡要介紹了該采集平臺的結構及PCIE通信鏈路的搭建，然后設計實現了一種數據連續存儲的方法，最后通過實驗驗證了該方法的可行性及采集平臺的整體性能。

0 引言

目前，數據采集技術已經廣泛應用于雷達、導航、通信、圖像處理等領域，為各類系統提供了真實有效的實測數據，以便于精度和可靠性驗證。在衛星導航中，利用陣列天線方法進行抗多徑、抗干擾的理論研究已比較深入，但利用硬件平臺采集實測數據并進行結果驗證的研究在國內還較少。由于平臺需要將每個天線陣元接收到的信號進行同步采集存儲，并要保證數據的準確性和可靠性，因此該平臺需具備多通道無失真高速數據采集和大容量數據存儲的能力。為了解決這一問題，本設計采用傳輸速率較高的PCIE串行總線，并以Xilinx公司Kintex7-325T系列FPGA芯片作為處理核心，設計并實現了多通道高速GNSS數據采集平臺，具備廣泛的應用價值。

1 系統總體架構

本文所設計的多通道衛星導航采集存儲系統由多陣元天線陣列、多通道下變頻模塊、高速A/D轉換模塊、FPGA、SATA硬盤組成，系統總體架構如圖1所示。

?

天線陣列由8個導航測量型天線組成，能夠接收來自不同方向的GPSL1及北斗B1、B3等多個頻點的信號。多路下變頻設備是將每個天線陣元接收到的射頻信號進行下變頻處理，再將其輸入至各個A/D采集通道中。數字中頻信號在FPGA內部進行緩存打包，然后通過操控PCI Express硬核，將數據由PCIE總線寫至PC內存，最后搬移至臺式電腦的固態硬盤中，完成整個采集存儲的過程。

2 系統硬件結構

2.1 射頻前端的設計與實現

本次設計使用的下變頻板卡為實驗室自主研發產品，以北斗二代RNSS區域信號接收機射頻芯片為核心，可以接收B1、B2、B3以及GPS L1、GLONASS L1、L2頻點的信號(芯片內只有一個射頻通道，通過SPI接口和S0、S1撥碼開關選擇信號選擇其中一個頻點工作)，經放大、變頻、濾波等處理后，輸出模擬或數字中頻信號供基帶芯片使用。通過設置SPI寄存器，片內通道的幅頻特性可以設置為適合BPSK-2、BPSK-10以及MBOC(6，1，1/11)等不同的信號體制，下變頻頻率參數如表1所示。

?

該芯片的射頻前端帶寬可以配置，能夠降低射頻前端濾波器對擴頻碼相關峰的影響，從而滿足抗多徑算法基帶處理的要求。芯片結構及原理如圖2所示。

?

由于天線陣列抗多徑算法需要同時處理多路中頻導航數據，為此，在本設計中將8塊下變頻板卡同時放入一個機箱中，并解決所有板卡的供電與外接時鐘的輸入問題。機箱布局如圖3所示。

?

2.2 AD采集平臺的設計與實現

本文設計的采集平臺是由基于PCIE總線的FPGA開發板和多路AD采集子板組成。AD采集板的主要功能是采集外部的模擬數據，配置每個AD采樣通道的采樣時鐘，并將數據通過FMC接口輸入FPGA中；而FPGA開發板主要功能是將AD輸入的數據進行處理，包括數據的格式轉換、緩存，以及向PCIE總線打包發送等，兩塊板卡通過FMC-HPC高速接口相連。FPGA開發板的結構框圖如圖4所示。

?

該板卡主芯片采用Xilinx Kintex-7 FPGA xc7k325t-ffg900-2，芯片具有PCI Express Endpoint模塊、高速串行通信接口、DDR3內存接口和自定義I/O接口。支持PCI Express 1/2/4/8Lane，符合PCI Expressv1.1/2.0，每個lane的傳輸速率是2.5 Gb/s。整板DDR3內存總容量達到1 GB(支持最大2 GB)。DDR3 SDRAM時鐘最高達303.03 MHz。DDR3 SDRAM顆粒采用128 M×16 bit。4個DDR3顆粒組成一個64 bit 1 GB緩存。