- 電子系統的電磁兼容性設計

3.1 PCB版的合理布局與布線設計

在電路布局方面，電源、模擬與數字電路的元件布局和布線是不同的，在元件布局時應將其分別放置，應將高、低頻電路分開，盡可能將其各自隔離，注意信號傳輸方向、途徑以及強、弱信號的器件分布相互之間不要產生干擾。對于容易產生噪聲干擾的電路，如時鐘發生器、晶振與CPU 時鐘等的輸入端等，應當相互盡可能地靠近些，以便于合理布局整個PCB版，減少干擾源。強弱電流不同的電路與易產生噪聲的器件應盡可能遠離邏輯電路。最大限度地減少信號通路與電路元件布局中無用信號的相互耦合。為避免模擬、數字電路產生公共阻抗耦合，將低電平的模擬與數字電路分開，并且遠離無濾波的電源和高電平信號線;在PCB版布局上，應將不同的高、中、低速邏輯電路分別布局于不同的區域，確保同層相鄰布線、同板相鄰層、相鄰板之間的平行信號線盡可能長度最小;EMI濾波器放置于同一線路板并盡可能靠近EMI源;整流器、DC/DC變換器與開關元件與變壓器的放置位置應當盡可能地靠近以縮短導線長度。濾波電容器、調壓元件與整流二極管的放置位置也應當盡可能地靠近，以減少對外部的干擾;噪聲與非噪聲元件盡量遠離，將印刷電路板按電流開關特性與頻率分區，杜絕大電流、高速開關線與噪聲敏感布線相互平行。

在PCB版電路布線方面，為了提高電磁兼容性，可以采取以下的布線策略：為避免集中電場耦合到較強噪聲的相鄰路徑，在轉彎處路徑采用45°以避免直角布線;在傳送高頻與敏感信號路徑上不采用短截線，以避免在短截線上產生振蕩;保持從驅動到負載的路徑寬度不變，以避免產生反射導致線路阻抗不平衡;在多個PCB板地線連接時，為了避免短截線信號路徑，必須杜絕采用樹型排列的高速和敏感信號線，同樣也要杜絕輻射型排列的高速和敏感信號線，以避免產生反射和輻射干擾;密集的電源和地層過孔會導致電源阻抗增加，電源在該點形成高阻抗，影響射頻電流傳遞，因此應當避免過孔密度過大;所有敷銅區直接連接到地，避免敷銅區變成輻射天線;除上述常用的布線策略外，其它布線策略這里就不討論了。

3.2 接地系統設計

接地系統設計是復雜的，要考慮的因素很多。電磁屏蔽有利于電磁干擾的相互隔離，在電子設備中，如將屏蔽與接地結合使用，那么電子設備中的絕大部分電磁干擾問題是可以獲得解決的。為了使接地系統的接地阻抗最小，接地系統設計可以采用以下技術措施。

① 接地點選擇。低頻電路中電感影響較小，為避免多點接地形成環流導致干擾，在工作于1MHz頻率以下時，應采用單點接地。高頻電路中電感影響較大，在工作于10MHz頻率以上時，可采用就近多點接地，地線應短而粗，以降低地線阻抗。

② 數字電路與模擬電路接地必須嚴格分開，并且分別與電源端地線相連，兩者地線不可以相混，此外，還要注意盡量加大模擬電路的接地面積，以減少接地阻抗。

③ 由于導體電感與導體長度成正比而與直徑成反比，因此接地線應盡量短而粗，使其可通過三倍于印刷線路板的允許電流，以提高抗噪能力。

④ 數字電路的接地線應當構成閉環路，避免耗電量大時加大電位差值，以提高PCB抗噪聲能力。

⑤ 為了減少接地阻抗，將多層線路板的其中一層作為接地層并起屏蔽作用，一般將印刷板周邊布作地線。

⑥ 在電源板面和接地板面的絕緣薄層間存在電容，將其放置在相鄰層可構成去耦電容，從而提高高頻率響應特性。

⑦ 低速電路和元件的分布與放置應當盡量使其靠近電源面，而高速電路和元件的分布與放置應當盡量使其靠近接地面。

⑧ 多電源供電時，各個電源應當分開接地。

電子設備接地系統結構復雜，有多種接地方式，如數字系統（邏輯地）和模擬系統接地，機殼接地（屏蔽地）與系統接地等，接地技術在多層與單層PCB板中都有廣泛應用，其目標是實現接地阻抗的最小化，減少接地回路電勢的不良影響。