電磁兼容性(EMC，即Electromagnetic Compatibility)是指設備或系統在其電磁環境中符合要求運行并不對其環境中的任何設備產生無法忍受的電磁騷擾的能力。因此，EMC包括兩個方面的要求：

一方面是指設備在正常運行過程中對所在環境產生的電磁騷擾(Electromagnetic Disturbance)不能超過一定的限值;

另一方面是指設備對所在環境中存在的電磁騷擾具有一定程度的抗擾度，即電磁敏感性(Electromagnetic Susceptibility，即EMS)。

1 EMC設計與EMC測試的聯系

輻射度抗干擾度測試實質：共模干擾的測試

電源線浪涌測試有線-線(差模)和線-地(共模)兩種注入方式，由于差模電流總是按照預期的路徑返回源頭，其定位于防護相對比較容易，而共模電流卻由于總是留經無法預期的路徑從而使得定位和處理也相對困難，因此，電源線浪涌測試實質就是共模干擾。

從產品的EMC測試原理分析，主要影響產品EMC測試結果的為共模干擾，因此，產品的EMC問題主要與共模干擾有關，對于產品EMC設計來說，重點關注的也是共模問題。

2 EMC設計方法和思路

差模電流傳送有用信號，其在信號路徑和返回路徑中均存在，兩條線上的電流大小相等，方向相反

共模電流不包含有用信息，共模電流存在于信號路徑、返回路徑與地之間，兩條導線上的電流大小相等，方向相同。

從水流與電流的共性與聯系，我們可以受到啟發，即共模電流在于“疏”，這就是產品EMC設計的核心思想。

電流始終沿著一條或幾條閉合環路流動，使用共模電流和疏導的設計方法和思路，有利于我們控制電流按照為系統正確運行所希望的環路流動。

即在EMC設計時， 我們就需要屏通過蔽濾波、接地等設計手段或方法引導共模電流流向，控制共模電流流動的路徑，避免共模電流流經不可預期的路徑。

疏導共模電流降低EMI風險

從圖可以看出，產品單板強干擾源產生的共模電流，首先經過IC濾波后和I/0濾波電路后，只有剩余很小的一部分共模 電流將沿著I/0電纜逃逸出機箱，因此，對外的風險也將大大減小。

疏導共模電流提高EMS能力

從圖可以看出，抗擾度試驗注入的電磁干擾，經過I/0接口的防雷、濾波電路及IC等器件的外圍，最終真正流過單板或流入敏感電路的干擾能量基本可以忽略，因此，旁路即疏導共模電流也就有效的保護了單板上的敏感電路，從而提高了產品的抗干擾性能。

3 PCB架構和EMC規劃與設計

產品架構EMC規劃與設計首要思路就是本文提煉的“電流”與“環路、“共模”與“疏導”的核心設計

電流需要流經一個完整的環路，回流流經哪條路徑，取決于各條路徑的共模阻抗。通過產品的機械架構EMC規劃與設計，將共模電流“疏導”和“旁路”，引導共模電流以規劃和設計的路徑返回源頭，避免或減少流經非預期的路徑而導致EMC問題。

1.系統接地點靠近I/O接口干擾共模電流流向

當系統接地點靠近I/O接口時，一部分將 通過I/O線纜對地的分布電容到達參考接地平板，然后經過系統的地線返回源頭，但是此時由于系統接地點靠近I/O接口，此時與系統接地點遠離I/0接口時相比，形成的共模環路將大大減小，因此，對外產生的電磁干擾也將隨之減小。

2.系統接地點遠高I/O接口抗擾共模電流流向

當統接地點遠離1/O接口時外部料合或注入的共模干擾電流，一部分將流經整塊單板后并從信號接口另一側靠近系統接地點的位置流入參考接地平板后返回源頭，此時共模電流將流經整塊單板及其敏感電路區域，因此，將造成產品抗擾度降低。

4 層疊EMC規劃設計

回返電流：

電流是產生電磁干擾的根本原因，根據基爾霍夫電壓定律和安培定律，電流永遠需要一個完整的環路， 所有電流都要經完整的環路以回到其源頭。

信號的傳輸路徑是由兩條相反的路徑構成，一條 是驅動路徑，由驅動端指向接收端，一條是返回路徑，由接收端指向發送端，即任何電路既有信號路徑又有回流路徑。

磁通對消原理:根據麥克斯韋方程，磁通總是在傳輸線中傳播的，如果射頻回流路徑平行靠近其相應的信號路徑，則回流路徑上的磁通(順時針場)與信號路徑上的磁通(逆時針場)是方向相反的，那么順時針場和逆時針場相互疊加，則得到了通量對消的效果。

為消除PCB中的射頻能量，在PCB設計中必須采用通量對消或通量最小化技術。PCB層疊EMC規劃與設計的思路就是合理規劃信號回流路徑，使得磁通對消。

參考平面：

參考平面為射頻電流提供一個返回源頭的低阻抗的路徑(通量對消或通量最小化)。

電源平面、地平面均能用作參考平面，電源平面作為參考平面時有較高的阻抗，而地平面作為基準參考電平，阻抗相對較低，其回流效果遠遠優于電源平面，因而，在選擇參考平面時，應優選地平面。

采用電源層和地層作為參考平面時:

(1)電源平面的阻抗比地平面阻抗高:

(2)為降低電源平面阻抗，盡量將PCB的主電源平面與其對應的地平面相鄰布置并且盡量靠近，以增大耦合電容，降低電源平面的阻抗;

(3)電源平面與地平面構成的板間電容與板上其它去耦電容結合，既可降低電源層的阻抗，又能有效的增加去耦帶寬。

信號回流路徑

當使用電源平面，地平面做為參考平面時，微帶線因為信號布線與參考平面之間緊密耦合的緣故，回返電流會在參考平面上布線的直接正下方(或正上)流動。

對稱帶狀線回返電流平均使用上下兩個平面。非對稱帶狀線常見于多層板，大部分的回返電流流經靠其最近的參考平面。

此處以常用四層板為例

由于信號層與回流參考平面相鄰，S1緊鄰地平面，有最佳的通量抵消效果，S2緊鄰電源平面，因為電源平面由于許多器件開關狀態的非對稱性而產生通量相移，因此S2的通量抵消效果較S1效果要差。

電源平面和GND平面相鄰，平面間距離很小，有最佳的磁通抵消效果和低的電源平面阻抗。

20H原則:當使用高速系統或高速時鐘時，要求所有的電源平面要比與其相鄰的地平面縮進20H (H

為電源層到地層的距離)，即20H原則。

布線換層三種情況:

(1)布線參考平面不變

※此種情況下回返電流將在同一參考平面層流動，不需要加任何處理措施。

(2)布線參考平面從一個地層換到另一個地層

此種情況下回返電流在兩個地平面上流動，則必須在布線換層的過孔附近設置一個地過孔連接兩個地層。

(3)布線參考平面從地層(電源層)換到電源層(地層)

此種情況下回返電流分別在電源平面和地平面流動，則必須在布線換層的過孔附近設置去耦合電容將地層(電源層)與電源層(地層)連接起來。

5 布局EMC規劃與設計

PCB是電磁干擾的來源，源頭就是PCB的關鍵電路。PCB布局設計，就是重點考慮對各個模塊電路以及關鍵電路如強干擾源、敏感源、濾波電路等等布局，將共模電流從空間上進行必要的隔離，控制在設計的范圍之內，這就是PCB布局的核心思想。

首先進行模塊劃分：

A.依據功能進行劃分， 如時鐘電路、放大電路、驅動電路、A/D與D/A轉換電路、I/O電路、開關電源、濾波電路等

B.依據工作頻率進行劃分， 如高頻、中頻和低頻電路;

當需要在電路板上布置快速、中速和低速邏輯電路時，高速的器件(快邏輯、時鐘振蕩器等)應安放在緊靠邊緣連接器范圍內，而低速邏輯和存儲器，應安放在遠離連接器范圍內。

C.依據信號類型進行劃分， 如數字電路和模擬電路

對于數模轉換A/D和D/A電路，應該布放在數字電路和模擬電路的交界處，器件布放的方向應以信號的流向為前提使信號引線最短，并使得模擬部分的管腳位于模擬地上方，數字部分的管腳位于數字地上方。

其次是PCB關鍵電路/器件的擺放位置

強干擾器件

時鐘電路(包括晶體、晶振、時鐘驅動)、開關電源、高速總線(如低位地址總線A0、A1、A2)、感性器件如繼電器等，此類器件和電路有很強的干擾，布局時布置在單板中央，另外周邊也需要布置濾波電路防止干擾擴散。

敏感器件

復位芯片、看門狗電路、低壓放大器、模擬芯片、鎖相環、小弱信號、IRQXINHAO 等，此類器件很容易受外界干擾，布局時布置在單板中央，另外周邊也需要布置濾波電路防止干擾影響敏感器件。

I/O濾波器件

典型如光耦、隔離變壓器等信號隔離器件以及RC、LC、 ∩等接口濾波器件，通常布置在I/O接口，布局時需要防止濾波失效，包括濾波器件布局及濾波器件周邊強干擾或敏感器件導致濾波失效。

濾波電路布局:

去耦電容要盡量年近IC的電源管

電源濾波要盡量靠近電源輸入或電源輸出端口或器件電源管腳;

局部功能模塊的濾波要靠近模塊的入口;

對外接口的濾波(如磁珠)要盡量靠近連接器等。

6 布線EMC規劃與設計

布線層的選擇:

公優先考慮在內層布線

優先考慮無相鄰布線層，或雖有相鄰布線層，但相鄰布線層垂直走線或對應布線區域下無走線

內層布線優先級別， LG-G>LG-P>LP-P，其中，LG-G 、LP-P分別表示兩個地層、電源層之間的信號層，LG-P表示地層和電源層之間的信號層

關鍵信號線的布線層應有相鄰的參考地層，并確保關鍵走線未跨分割區

參考平面展分割形式:

電源與地平面分割

當PCB上存在多種不同的電源或地的時候，通常不可能為每一 種電源或地網絡分配一個完整的平面， 常用的做法是在一個或多個平面上進行電源或地分割。同平面上的不同分割區之間就形成了開槽。

密集過孔形成分割

密集通孔包括焊盤和過孔。通孔穿過地層或電源層而與之沒有電氣連接時，需要在通孔周圍留一些空間(即隔離環)以便進行電氣隔離:當通孔之間的距離太近時，隔離環就會重疊并相互連成-體，形成分割。

跨分割布線會造成如下的問題:

(1)回流路徑中斷或增大電流環路面積，增大了環路電感，影響信號質量;

(2)增加向空間的輻射干擾，同時易受空間電磁場的影響;

(3)增加與板上其它電路發生電磁場耦合的可能性;

(4)環路電感上的高頻壓降形成共模干擾源，并通過I/0電纜產生共模干擾。

如何減少平面層分割?

(1)對于IC核電源或單板用到較少的電源，避免在電源平面分割，可采用信號層布線或信號層覆銅減少電源平面分割;

(2)數字地與模擬地分割時需要進行評估，不要進行無意義的分割;

(3)數據總線、地址總線、控制總線換層時，避免過孔挨得太近且形成直線，以免在平面層形成分割;

(4)單板不要密集打接地過孔，避免在電源平面層形成分割;

(5)高密度接插件在引腳布置時均勻的安排地網絡，保證電源/地平面的連續性，避免形成分割。