USB硬件EMC設計要點電磁兼容中信息技術類產品，特別是帶有USB接口的設備往往都存在USB設備通訊在空間輻射項目中不合格的現象。既然有如此多USB電磁干擾的問題存在，那么我們在USB設計中要注意些什么呢？因為USB差分DP/DM對可工作于480Mbps的高速模式，系統時鐘可工作于12MHz、48MHz及60MHz，在硬件設計中屬于高速設計部分。所以，有許多方面需要特別注意，因為USB電纜容易形成單極天線，必須防止RF電流耦合到線纜上。

　　在設計USB電路時，最關注的信號有：

　　數據傳輸信號DPDM：高速差分信號，容易受到外界噪聲的干擾，影響信號的傳輸質量。

　　供電信號VBUS：供電信號引腳上的電源紋波會對數據傳輸信號產生很大的干擾，因此必須經過濾波。而且接地信號也要經過濾波，減少干擾。

　　原理設計

　　USB的電路比較簡單，將USB控制器與USB接口直接互連即可，很多的考慮是出于對信號完整性和防靜電（ESD）和過流保護的要求，典型的USB電路如下所示：

　　為了實現更好的防靜電放電和電磁干擾性能，需要采取一下措施：

　　1、在供電線路VBUS上采用一個10uF電容連接到USB連接器的外殼接地點（機架地——chassisGND）。

　　2、在引腳GND信號線路上采用一個10uF的電容連接到USB連接器的外殼接地點上。

　　3、如果采用了電壓穩壓器，則同時在輸入及輸出端放置10uF的電容去耦。該措施可以增強對靜電放電的防御能力并降低電磁干擾。

　　左端的端口信號直接與255的USB控制器部分相連。圖中ICRT9702PJ5的作用是過流保護，下端的SRV05-4是一個穩壓器，作用是靜電防護。信號線DP和DM上串聯的兩個33OHM電阻是終端匹配電阻，作用是消除信號的過沖，得到更好的眼圖。阻值的選擇可以根據具體情況進行“試錯”，用不同阻值的電阻接入電路測試，選擇最合適的阻值。通常阻值的選擇在22-33ohm之間，這是根據特性阻抗匹配原則推算出的阻值。

　　VBUS引腳和GND引腳上串聯的兩個68OHM的磁珠的作用是消除電源信號上的高頻噪聲，增強抗抖動性能。磁珠的電阻值介于47OHM至1000OHM之間（100MHz信號頻率時）。

　　通常要將磁珠與去耦電容配合使用，一般用于芯片的模擬，鎖相環（PLL）以及數字部分的電源終端引腳上，作用是最小化電磁干擾輻射。對于該磁珠與去耦電容陣列的布局應該盡可能的靠近芯片的位置，以實現線路自感及對系統的噪聲影響的最小化。下圖是推薦的電容及鐵氧體磁珠陣列的搭配和布局：

　　為了實現更好的防靜電放電和電磁干擾性能，需要采取一下措施：

　　1、在供電線路VBUS上采用一個10uF電容連接到USB連接器的外殼接地點（機架地——chassisGND）。

　　2、在引腳GND信號線路上采用一個10uF的電容連接到USB連接器的外殼接地點上。

　　3、如果采用了電壓穩壓器，則同時在輸入及輸出端放置10uF的電容去耦。該措施可以增強對靜電放電的防御能力并降低電磁干擾。

　　疊層設計

　　由于USB具有高頻特性，因此推薦的PCB至少為四層，各個疊層的示意圖如下所示：

　　主要信號走線應布在同一層上，通常選擇signal1層。與該層直接相鄰的應為GND層，采用無分割的整層地平面，提供良好的信號返回路徑。走線最好不要跨層，實在不能避免走線跨層時應該最大程度的降低信號的過孔數量，同時要避免走線的返回路徑跨越底層或電源層分割線處，如下圖的兩種情況，一定要設法避免：

　　布局設計

　　USB控制器與USB連接器應該盡可能的靠近，以減少走線的長度。用于去耦和消除高頻噪聲干擾的磁珠和去耦電容應該盡可能的靠近USB連接器放置。終端匹配電阻應該盡可能放置在靠近USB控制器的一端。電壓穩壓器也應該盡可能靠近連接器放置。

　　布線設計

　　盡可能縮短走線長度，優先考慮對高速USB差分線的布線，盡可能的避免高速USB差分線和任何的接插件和邊沿陡峭的數字信號線靠近走線。盡可能的減少在USB高速信號線上的過孔數和拐角，從而可以更好的做到阻抗的控制，避免信號的反射。禁止使用90°的走線拐角，使用兩個45度來實現拐彎或用一個圓弧來實現，這將大大減低信號的反射和阻抗的不連續。不要將信號線走在晶振、晶體、時鐘合成器、磁性器件和時鐘倍頻的IC下面。在信號線上避免出現短樁線（stub），否則將會導致信號的反射，從而影響信號的完整性。如果短樁線是不可避免的話，那么確保其長度不要超過200mils。盡可能將高速信號線走在同一層里。保證走線的返回路徑有一個完整的無分割的鏡像平面（VCC或GND，優先選擇GND平面）。如果可能的話，不要將走線跨越鏡像平面分割線（如電源平面上不同電源的分割線），否則將會增加自感系數且增大信號的輻射。差分信號線并排一起布線。

　　差分信號布線

　　在并行的USB差分信號對之間的布線間距，要確保90ohms的差分阻抗。縮短高速USB信號線同高速時鐘線和交流信號并排走線的長度，或者加大它們并排的間距，從而降低串擾的影響。保證差分對信號與其他信號走線的間距至少為50mils。差分對信號之間采用緊耦合模式，即走線之間的間距小于走線的寬度，這樣能夠提高差分信號抗外界噪聲干擾的能力。具體的走線間距和寬度需要通過相關的軟件計算確定。差分信號最好保證兩走線的間距處處一致，并且要做到長度匹配，其最大的長度差（如DP和DM的長度差）不能大于200mils。長度匹配比保持間距處處一致更重要，因此，優先保證長度匹配，可以在一些走線間距不能保持一致的地方對信號走線進行繞線，保證兩條走線的長度一致。確保USB連接器走線到背板接插件的總長度控制在18inches。

　　電源信號走線

　　保持所有的VBUS走線盡可能的短，最好使用走線寬度為50mils，2OZ銅厚的走線布VBUS信號線。USB的硬件設計室PCB設計中比較重要的部分，需要特別加以考慮，才能設計出符合要求的產品。