電子產品越來越輕薄短小，電子零件的集積度也就越來越高，而電源、接地噪聲（Noise）與信號（Signal）及其彼此間的耦合（Coupling）現象，也變成了電子產品在設計時，主要而必須克服的關鍵因素。而這些無論是來自于系統外部，或是來自于系統本身的噪聲或信號，對信號間的輻射（Radiation）或傳導（Conduction）干擾問題，若在30MHz到1GHz的頻率范圍，就是所謂的電磁干擾（EMI， Electromagnetic Interference）問題；當影響到了更高頻的無線傳播頻率區段（RF， Radio Frequency）時，則又稱為無線頻段干擾（RFI， Radio Frequency Interference）的問題。而在便攜式產品中，RFI的問題更嚴重影響到了產品的通信質量。

要解決這些煩人的電磁干擾問題，首先從大的方向來分類，可分為信號完整性（SI， Signal Integrity）的問題，以及電源完整性（PI， Power Integrity）的問題。在實務的測量解析上，會使用到近場（Near Field）測量的除錯模式（Debug Mode），及遠場（Far Field）測量的驗證模式。如果對于產品的組件特性及邊界條件掌握度夠高，也可以用仿真軟件（如ANSYS、Keysight、CST.。.等公司所提供的電磁模擬工具）來做模擬驗證與預測。若要對產品中各組件在各種運作下的特性進一步了解，還會使用時頻（Time-Frequency）的數值分析方法（如FFT， HHT， enhance-Morlet Transfer.。.等）。在產品的設計實務上，要解決這些問題的手法，不外乎必需使用到濾波（Filter）、移頻（Moving Resonant Frequency）、展頻（SSC， Spread Spectrum Clock）。..等手法。展頻的手法，在現今的科技多已做入了集成電路（IC， Integrated Circuit）中，大多與頻率相關的集成電路都會有展頻的設計，主要用在解決信號在線的主頻能量太強之問題。移頻則是一種較籠統的解決方案之說法，主要目的是把有問題的頻率極點位置，移開出目前所在意的頻段范圍。但是如何找到問題率頻點，大多只能仰賴仿真工具來找出頻率響應（Resonant）點，才能再想對策（如加濾波組件或改變線寬、線長或方向）來重新布局。但是，由前面所提及的解析注意要項中可知，如果對組件特性及邊界條件不夠完整的情形下，非常容易變成了GIGO（Garbage In Garbage Out）的結果。而使用濾波器則是最為直觀且直接的解決手法，當然其中也蘊含有移頻的意味存在，然而各種濾波器卻有各自的使用方法及限制。

在解決EMI/RFI問題時，最常使用到的濾波器如圖一所示，都是屬于低通濾波裝置。

其中π型濾波器（π-Model Filter）是最有效率而簡單的濾波裝置，一般常用的整合性產品又分為CLC及CRC兩種類型，如圖二所示。CLC濾波裝置可以選擇對主頻率衰減影響最小為考慮，其最主要是用在當系統內部的信號在做傳遞時，當只需要對其高頻的倍頻諧波（Homonic）做濾波處理時，能使主頻能量盡量保持原大小，而將高頻信號濾除。而CRC類型的濾波器，則主要會使用在系統的接口端，可以具有能選擇較佳阻抗匹配（Impedance Match）的特性，有效降低因為阻抗不匹配所造成的二次干擾問題。無論那種濾波裝置，要考慮濾掉的頻率能量是多或是少，還必需考慮信號的傾斜（Skew）及抖動（Jitter）問題來做決定，因此不一定是把所有的高頻信號濾掉越多才會越好，有許多時候適當的保留3倍頻及5倍頻甚至7倍頻信號能量，會使得眼圖（Eye Diagram）更佳。

然而，在差動信號（Differential Signal）的處理上，正端與負端的信號必需相位差180度的完整信號才能得到最佳的眼圖。而來自電源及地端的偶數倍頻諧波或是共模噪聲（Common-Mode Noise）都會造成差動信號的失真，參考圖三中左側的信號。要解決這個問題，主要就是使用共模型式的濾波抑制器（Common-Mode Choke），利用小信號在電感信號抑制器中，共模信號會被抵消的方式，來過濾掉共模噪聲，如圖三說明所示。

然而使用圖三中的共模濾波（Common-Mode Filter）裝置，由于差模信號上相當于也會看到了L型（L-Model）濾波效應，因此使用這種濾波器件必需同時看差模與共模的濾波頻段，兩者的濾波效果是不同的。到此可以發現，以上兩類型的濾波裝置都是用來解決信號上的噪聲問題。而且，有許多機會是用在產品的接口端，那么靜電放電的問題在此也不容被忽視。因此，晶焱科技整合了其系統級的靜電防護技術與這些信號濾波產品做了一個完美的結合，如圖二及圖三中含有TVS（Transient Voltage Suppressor）的濾波裝置，就是用來同時有效解決靜電及濾波的問題的產品。另外，在使用這些濾波器件時，所需注意的不再是電容的大小，而必須在意信號的傳輸損耗（Insertion Loss）以及反射損耗（Return Loss），在S參數中的這些信息才代表有多少能量的信號可以傳遞或反射，藉此信息選擇適合的主要頻點及要濾波的強度。

在電源及接地部份，系統的印刷電路板（PCB， Printed Circuit Board）中的小信號返回路徑（Return Path），為EMI輻射的最主要磁耦極天線（Magnetic Diople Antenna）路徑。良好的多層板接地面設計雖然可以降低返回路徑的面積，但是如果僅使用不具有減震效果的電容器，再加上在系統內未能設計出良好真實的接地點位置，這樣反而會將電源噪聲帶到了整個接地面，而造成了寬帶（Broad Band）噪聲。但是，如果使用RC減震器（Snubber），那么就必須要調整RC值到能過濾的頻段，這又是另外一項艱難的任務。另一方面，由于主芯片（Main Function Chip）的內部電路設計又會有倍頻、除頻等需求的設計存在。因此，許多的各種奇、偶倍頻小信號能量，就變成了噪聲而載波在電源上。再經由系統上的電源及接地設計，而輻射或傳導到PCB的各個位置。而在這些繁多集成電路的復雜運作下，又造成這些噪聲能量，在主芯片電源接點附近之電壓、電流單頻信號不再是90度（可用電容或電感降噪）或0度（電阻特性）的相位差。但是單純的電容或電感的使用下，電壓或電流小信號僅能做90度的相位加減。但是，當電壓電流相位差不再是90度或0度時，那么使用電容或電感，有時反而使得一些單頻噪聲更加強，如圖四所示是個復雜的迭加（Superposition）效應。

此外，電容的使用也必須注意它有一定的使用頻段范圍，在超過它的頻率返折點后，它就變成電感了，如圖五所示。而在頻率返折點附近，也會有極點（Pole）問題存在。

晶焱科技為解決以上之問題，利用分支電流的特性，設計出具有能在寬帶帶范圍中，同時偵測電壓、電流小信號，并能調變其間的相位差，而做出濾波減震芯片。除具有電源濾波效果外，也可以減低噪聲傳導到地的能量。并將其設計成電容之大小型式，以方便工程師在產品開發最后階段的驗證時，能夠有除了電容以外的最佳而方便的選擇，以追求產品量產的時效性（Time To Market）。在便攜式產品中的RFI問題，就如同在處理電源噪聲問題一般。有些狀況是：RF信號原是用來接收使用，但它們一樣會耦合到了電源端，而造成部份其它的功能性芯片的失常；另一些情形是：一些功能性芯片（例如攝像頭。..等）的倍頻信號或電源噪聲，耦合到Base Band或RFIC的電源、信號或天線中，而造成這些芯片的功能暫時失效或錯誤。

欲解決便攜式產品的電磁干擾問題，首先第一步須對PI的問題做初步的解析。對于電源及接地的布局，最好能針對各電源抽出各層次來與接地層做重迭審視，對于一些返回路徑確認是否己下了對的解決方案。另外，對產品中電源及接地布局，最好能使用模擬工具確認其阻抗特性（Z-Frequency Characteristics）之極點位置，要能盡量避開敏感的頻段位置。其次必須確認產品信號上的SI問題（如Impedance Match， Interconnection Bandwidth， Insertion Loss， Return Loss， Cross Talk， Propagation Delay.。.等）是否都已調校好，藉由測量工具確認問題點，選擇合適的信號濾波裝置。在處理SI問題時，若有再發現一些偶數倍頻的問題時，再回頭確認一下是共模問題或是電源及接地部份的問題，檢驗其來源，加上對的濾波對策。能夠對產品的SI及PI做了完善的布局解析，并對各式濾波裝置的應用特性有充份的了解，選擇對的濾波器件，這樣對于解決電磁干擾問題就能事半功倍。