一、GPIO定義、分類(lèi)：

??? GPIO（英語(yǔ)：General-purpose input/output），通用型之輸入輸出的簡(jiǎn)稱(chēng)，其接腳可以供使用者由程控自由使用，PIN腳依現(xiàn)實(shí)考量可作為通用輸入（GPI）或通用輸出（GPO）或通用輸入與輸出（GPIO。

????分類(lèi)如下：

二、GPIO內(nèi)部結(jié)構(gòu)：

????既然一個(gè)引腳可以用于輸入、輸出、其他特殊功能，那么一定有寄存器用來(lái)選擇這些功能。對(duì)于輸入：可以通過(guò)讀取某個(gè)寄存器來(lái)確定引腳電位的高低；對(duì)于輸出：可以通過(guò)寫(xiě)入某個(gè)寄存器來(lái)讓這個(gè)引腳輸出高電位或者低電位；對(duì)于其他特殊功能：另外的寄存器來(lái)控制它們。

????內(nèi)部簡(jiǎn)易系統(tǒng)框圖如下所示：

簡(jiǎn)易等效圖一、

簡(jiǎn)易等效圖二、

三、GPIO驅(qū)動(dòng)模式詮釋以及等效模型：

????????下圖提供了某個(gè) GPIO 引腳八種驅(qū)動(dòng)模式，同時(shí)給出了每一種驅(qū)動(dòng)模式下的 GPIO 單元配置等效電路模型。

3.1、輸入模式配置：

3.1.1、當(dāng)器件I/O引腳配置為輸入時(shí)，必須選擇以下三個(gè)選項(xiàng)之一： ? ? ? 帶內(nèi)部上拉的輸出。使用上拉電阻，以確保在浮動(dòng)輸入信號(hào)的情況下具有良好定義的邏輯電平。根據(jù)應(yīng)用要求，也可以使用外部上拉電阻。?

????? 帶內(nèi)部下拉的輸入。使用下拉電阻，確保在浮動(dòng)輸入信號(hào)的情況下具有良好定義的邏輯電平。根據(jù)應(yīng)用要求，也可以使用外部下拉。?

????? 懸空輸入。信號(hào)電平跟隨外部信號(hào)。當(dāng)沒(méi)有外部信號(hào)時(shí)，施密特觸發(fā)器在由外部噪聲引起的邏輯電平之間隨機(jī)切換。但同時(shí)這也增加了總體消耗。

3.1.2、編程為輸入時(shí)，I/O端口具有以下特征：

????? 輸出緩沖器被關(guān)閉?

????? 施密特觸發(fā)器輸入被打開(kāi)?

????? 根據(jù)GPIOx_PUPDR寄存器中的值決定是否激活上拉或下拉電阻?

????? 輸入數(shù)據(jù)寄存器每隔 1 個(gè) AHB 時(shí)鐘周期對(duì) I/O 引腳上的數(shù)據(jù)進(jìn)行一次采樣?

????? 通過(guò)讀取GPIOx_IDR輸入數(shù)據(jù)寄存器可獲取I/O狀態(tài)

3.2、輸出模式配置：

3.2.1、當(dāng)器件I/O引腳配置為輸出時(shí)，必須選擇以下兩個(gè)選項(xiàng)之一：

? 推挽輸出模式：?

????推挽輸出實(shí)際上使用兩個(gè)晶體管：一個(gè)PMOS和一個(gè)NMOS。每個(gè)晶體管接通才能將輸出驅(qū)動(dòng)到適當(dāng)?shù)碾娖剑?/p>

????– 當(dāng)輸出必須驅(qū)動(dòng)為高電平狀態(tài)時(shí)，頂部晶體管（PMOS）導(dǎo)通

????– 當(dāng)輸出必須驅(qū)動(dòng)為低電平狀態(tài)時(shí)，底部晶體管（NMOS）導(dǎo)通?

????兩個(gè)晶體管的控制通過(guò)GPIO端口輸出類(lèi)型寄存器（GPIOx_OTYPER）完成。將輸出寄存器（GPIOx_ODR）的相關(guān)位寫(xiě)0可激活NMOS晶體管，強(qiáng)制I/O引腳接地。?

????將輸出寄存器（GPIOx_ODR）的相關(guān)位寫(xiě)1可激活PMOS晶體管，強(qiáng)制I/O引腳接通VDD。

? 開(kāi)漏輸出模式：?

????開(kāi)漏輸出模式不使用PMOS晶體管，而是需要一個(gè)上拉電阻。?

????當(dāng)輸出必須變?yōu)楦唠娖綍r(shí)，必須關(guān)閉NMOS晶體管，僅通過(guò)上拉電阻將電平拉高。該上拉電阻可以是內(nèi)部的，也可使用外部的。?

????注意：不可能在同一個(gè)I/O引腳上同時(shí)激活上拉和下拉。用戶(hù)也可以使用外部上拉或下拉電阻代替內(nèi)部電阻。在這種情況下，必須調(diào)整該值以符合GPIO輸出電壓和電流特性。?

3.2.2、編程為輸出時(shí)，I/O端口具有以下特征：

????? 可將輸出緩沖器配置為開(kāi)漏或推挽模式?

????? 施密特觸發(fā)器輸入被打開(kāi)?

????? 根據(jù)GPIOx_PUPDR寄存器中的值決定是否激活上拉或下拉電阻。

????? 寫(xiě)入輸出數(shù)據(jù)寄存器GPIOx_ODR的值將I/O引腳狀態(tài)置位?

????? GPIOx_ODR中的寫(xiě)入數(shù)據(jù)可從GPIOx_IDR中讀取，該寄存器每個(gè)AHB時(shí)鐘周期更新一次?

????開(kāi)漏輸出通常用于控制供電電壓與主控電平不同的器件。需要特定上拉電阻時(shí)，開(kāi)漏模式也用于驅(qū)動(dòng)一個(gè)或多個(gè)I2C器件。

3.3、模擬配置：

? ? 有一些 GPIO引腳可以配置為模擬模式，允許使用ADC、DAC、PAMP和COMP等內(nèi)部外設(shè)。要在模擬模式下使用GPIO引腳，請(qǐng)考慮以下寄存器：?

?????GPIOx_MODER，選擇模式（輸入，輸出，復(fù)用，模擬）

?????GPIOx_ASCR，選擇所需的功能，ADC，DAC，OPAMP或COMP

對(duì) I/O 端口進(jìn)行編程作為模擬配置時(shí)：

????? 輸出緩沖器被關(guān)閉?

????? 施密特觸發(fā)器輸入被禁用，因此I/O引腳的每個(gè)模擬值零消耗。施密特觸發(fā)器的輸出被強(qiáng)制為恒定值（0）。?

????? 上拉和下拉電阻被硬件關(guān)閉，對(duì)輸入數(shù)據(jù)寄存器的讀訪問(wèn)值為“0”。

本次關(guān)于SOC的GPIO學(xué)習(xí)分享，到此結(jié)束。感謝各位朋友的時(shí)間！同時(shí)預(yù)留以下幾個(gè)思考題：

1、不同器件之間的GPIO鏈接為什么需要電平一致呢？

2、既然GPIO允許被配置為開(kāi)漏輸出。那么是否可以直接使用開(kāi)漏功能實(shí)現(xiàn)不同電平之間轉(zhuǎn)換呢？比如：3V-1.8V

審核編輯：劉清