国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何通過PMC_GPIO喚醒AMD Versal? Adaptive SoC Linux系統(tǒng)

XILINX開發(fā)者社區(qū) ? 來源:XILINX開發(fā)者社區(qū) ? 2024-12-17 10:07 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在功耗敏感的系統(tǒng)里,我們通常會在系統(tǒng)空閑的時候?qū)⑾到y(tǒng)休眠,然后可以通過一些外設(shè)的輸入來喚醒系統(tǒng),比如 UartUSB 和 GPIO。AMD VersalAdaptive SoC 系統(tǒng)的休眠喚醒指導(dǎo)頁面和 MPSoC 系統(tǒng)在同一個 Wiki 網(wǎng)頁。本文將通過 PMC_GPIO 作為例子來描述如何喚醒 Versal 系統(tǒng)。

Wiki 網(wǎng)頁:

https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18842232/Zynq+UltraScale+MPSoC+Power+Management+-+Linux+Kernel

我們這里采用 VPK120 板卡作為平臺,這個板卡上面沒有通過 PMC MIO 連接 GPIO 器件,所以我們需要使用 PMC EMIO 來實現(xiàn) GPIO。我們可以在 VPK120 Petalinux BSP 里的 AMD VivadoDesign Suite 工程基礎(chǔ)上增加 PMC_GPIO_EMIO。

1. 首先打開 Vivado 工程進(jìn)入 CIPS core 配置界面并使能 PMC_GPIO_EMIO,板卡上有兩個 Button 器件連接到了兩個 PL 管腳,所以位寬選擇為 2。這兩個 Button 在板卡上分為名為 SW4 和 SW5。

024dd3e8-b6e7-11ef-93f3-92fbcf53809c.png

2. 這時 CIPS core 的界面上會多出 PMC_GPIO 端口,右鍵點擊這個端口,菜單中選擇 Make External Pins 可以把這個接口的兩個 GPIO 信號連接到 PL 管腳,我們需要在 XDC 約束文件里增加這兩個管腳的約束。

0256aa68-b6e7-11ef-93f3-92fbcf53809c.png

3. 最后完成 Implementation 并導(dǎo)出 XSA。附件里有預(yù)先做好的 Block design tcl 腳本、頂層 Wrapper 和約束文件。可以用它們直接創(chuàng)建 Vivado 工程。

4. 導(dǎo)出 XSA 后,可以用下面命令將 XSA 導(dǎo)入 VPK120 petalinux BSP 里的 Petalinux 工程。

02783af2-b6e7-11ef-93f3-92fbcf53809c.png

5. 按照上面提到的 Wiki 頁面里對 GPIO 的要求配置 Kernel,并在“project-spec/meta-user/recipes-bsp/device-tree/files/system-user.dtsi“里增加 gpio-keys節(jié)點。

028c4790-b6e7-11ef-93f3-92fbcf53809c.png

6. 在 2023.2 版本里,ATF 和 PLM 需要兩個 Patch 來支持 GPIO 喚醒。使用下面方法將兩個 Patch 應(yīng)用到 Petalinux 工程,最后執(zhí)行 petalinux-build 命令。

將ATF patch "0001-fix-xilinx-map-PMC_GPIO-device-node-to-interrupt-for 1.patch"拷貝到“project-spec/meta-user/recipes-bsp/arm-trusted-firmware/files/”,如果沒有這個路徑就手動創(chuàng)建。

執(zhí)行下面命令創(chuàng)建“arm-trusted-firmware_%.bbappend”文件。

02a37104-b6e7-11ef-93f3-92fbcf53809c.png

將下面內(nèi)容拷貝到“arm-trusted-firmware_%.bbappend”并保存。

02bcd7ca-b6e7-11ef-93f3-92fbcf53809c.png

執(zhí)行下面命令。

02d377dc-b6e7-11ef-93f3-92fbcf53809c.png

參考 Wiki 頁面,將 PLM patch 文件“0001-xilpm-versal-server-Add-entry-for-PMC_GPIO-in-Wakeup.patch” 應(yīng)用到 Petalinux 工程。

7. 使用下面命令使系統(tǒng)休眠。使用下面命令使能 gpio 為 Wakeup source。

02dc10a4-b6e7-11ef-93f3-92fbcf53809c.png

8. 使用下面命令使系統(tǒng)休眠。

02ea683e-b6e7-11ef-93f3-92fbcf53809c.png

9. 按動板卡上的 SW4 button,Linux 系統(tǒng)就會喚醒。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • soc
    soc
    +關(guān)注

    關(guān)注

    38

    文章

    4525

    瀏覽量

    227805
  • Linux
    +關(guān)注

    關(guān)注

    88

    文章

    11641

    瀏覽量

    218190
  • GPIO
    +關(guān)注

    關(guān)注

    16

    文章

    1314

    瀏覽量

    55789
  • Versal
    +關(guān)注

    關(guān)注

    1

    文章

    172

    瀏覽量

    8390

原文標(biāo)題:開發(fā)者分享|如何通過 PMC_GPIO 喚醒 AMD Versal? Adaptive SoC Linux 系統(tǒng)

文章出處:【微信號:gh_2d1c7e2d540e,微信公眾號:XILINX開發(fā)者社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    探索AMD XILINX Versal Prime Series VMK180評估套件,開啟硬件創(chuàng)新之旅

    探索AMD XILINX Versal Prime Series VMK180評估套件,開啟硬件創(chuàng)新之旅 在電子設(shè)計的領(lǐng)域中,快速實現(xiàn)原型設(shè)計并確保高性能是每一位工程師的追求。AMD XILINX
    的頭像 發(fā)表于 12-15 14:40 ?118次閱讀

    AMD Vivado Design Suite 2025.2版本現(xiàn)已發(fā)布

    AMD Vivado Design Suite 2025.2 版本現(xiàn)已發(fā)布,新增對 AMD Versal 自適應(yīng) SoC 的設(shè)計支持,包含新器件支持、QoR 功能及易用性增強(qiáng)。
    的頭像 發(fā)表于 12-09 15:11 ?483次閱讀

    AMD Versal自適應(yīng)SoC內(nèi)置自校準(zhǔn)的工作原理

    本文提供有關(guān) AMD Versal 自適應(yīng) SoC 內(nèi)置自校準(zhǔn) (BISC) 工作方式的詳細(xì)信息。此外還詳述了 Versal 的異步模式及其對 BISC 的影響。
    的頭像 發(fā)表于 10-21 08:18 ?3917次閱讀

    AMD Vivado IP integrator的基本功能特性

    我們還將帶您了解在 AMD Zynq UltraScale+ MPSoC 開發(fā)板與 AMD Versal 自適應(yīng) SoC 開發(fā)板上使用 IP integrator 時,兩種設(shè)計流程之間
    的頭像 發(fā)表于 10-07 13:02 ?1863次閱讀
    <b class='flag-5'>AMD</b> Vivado IP integrator的基本功能特性

    AMD Versal自適應(yīng)SoC上使用QEMU+協(xié)同仿真示例

    在任意設(shè)計流程中,仿真都是不可或缺的關(guān)鍵組成部分。它允許用戶在無任何物理硬件的情況下對硬件系統(tǒng)進(jìn)行確認(rèn)。這篇簡短的博客將介紹如何使用 QEMU + 協(xié)同仿真來對 AMD Versal 自適應(yīng)
    的頭像 發(fā)表于 08-06 17:21 ?1739次閱讀
    在<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>自適應(yīng)<b class='flag-5'>SoC</b>上使用QEMU+協(xié)同仿真示例

    基于AMD Versal器件實現(xiàn)PCIe5 DMA功能

    VersalAMD 7nm的SoC高端器件,不僅擁有比16nm性能更強(qiáng)的邏輯性能,并且其PS系統(tǒng)中的CPM PCIe也較上一代MPSoC PS硬核PCIe單元強(qiáng)大得多。本節(jié)將基于
    的頭像 發(fā)表于 06-19 09:44 ?1512次閱讀
    基于<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>器件實現(xiàn)PCIe5 DMA功能

    AMD第二代Versal AI Edge和Versal Prime系列加速量產(chǎn) 為嵌入式系統(tǒng)實現(xiàn)單芯片智能

    我們推出了 AMD 第二代 Versal AI Edge 系列和第二代 Versal Prime 系列,這兩款產(chǎn)品是對 Versal 產(chǎn)品組合的擴(kuò)展,可為嵌入式
    的頭像 發(fā)表于 06-11 09:59 ?1589次閱讀

    利用AMD VERSAL自適應(yīng)SoC的設(shè)計基線策略

    您是否準(zhǔn)備將設(shè)計遷移到 AMD Versal 自適應(yīng) SoC?設(shè)計基線是一種行之有效的時序收斂方法,可在深入研究復(fù)雜的布局布線策略之前,幫您的 RTL 設(shè)計奠定堅實的基礎(chǔ)。跳過這些步驟可能會導(dǎo)致
    的頭像 發(fā)表于 06-04 11:40 ?646次閱讀

    AMD Versal Adaptive SoC Clock Wizard AXI DRP示例

    本文將使用 Clocking Wizard 文檔 PG321 中的“通過 AXI4-Lite 進(jìn)行動態(tài)重配置的示例”章節(jié)作為參考。
    的頭像 發(fā)表于 05-27 10:42 ?1005次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> <b class='flag-5'>Adaptive</b> <b class='flag-5'>SoC</b> Clock Wizard AXI DRP示例

    適用于VersalAMD Vivado 加快FPGA開發(fā)完成Versal自適應(yīng)SoC設(shè)計

    設(shè)計、編譯、交付,輕松搞定。更快更高效。 Vivado 設(shè)計套件提供經(jīng)過優(yōu)化的設(shè)計流程,讓傳統(tǒng) FPGA 開發(fā)人員能夠加快完成 Versal 自適應(yīng) SoC 設(shè)計。 面向硬件開發(fā)人員的精簡設(shè)計流程
    的頭像 發(fā)表于 05-07 15:15 ?1093次閱讀
    適用于<b class='flag-5'>Versal</b>的<b class='flag-5'>AMD</b> Vivado  加快FPGA開發(fā)完成<b class='flag-5'>Versal</b>自適應(yīng)<b class='flag-5'>SoC</b>設(shè)計

    第二代AMD Versal Premium系列SoC滿足各種CXL應(yīng)用需求

    第二代 AMD Versal Premium 系列自適應(yīng) SoC 是一款多功能且可配置的平臺,提供全面的 CXL 3.1 子系統(tǒng)。該系列自適應(yīng) So
    的頭像 發(fā)表于 04-24 14:52 ?1007次閱讀
    第二代<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> Premium系列<b class='flag-5'>SoC</b>滿足各種CXL應(yīng)用需求

    面向AI與機(jī)器學(xué)習(xí)應(yīng)用的開發(fā)平臺 AMD/Xilinx Versal? AI Edge VEK280

    解讀: *附件:VEK280_用戶指南 開發(fā)手冊.pdf 一、核心配置與架構(gòu) ? 自適應(yīng)SoC芯片 基于AMD Versal? AI Edge系列VE2802自適應(yīng)SoC,集成AI引擎
    的頭像 發(fā)表于 04-11 18:33 ?2085次閱讀
    面向AI與機(jī)器學(xué)習(xí)應(yīng)用的開發(fā)平臺 <b class='flag-5'>AMD</b>/Xilinx <b class='flag-5'>Versal</b>? AI Edge VEK280

    AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(下)

    AMD Vivado Design Suite 2024.2 版本中,Advanced Flow 自動為所有 AMD Versal 自適應(yīng) SoC 器件啟用。請注意,Advance
    的頭像 發(fā)表于 01-23 09:33 ?1399次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>自適應(yīng)<b class='flag-5'>SoC</b>器件Advanced Flow概覽(下)

    AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(上)

    在最新發(fā)布的 AMD Vivado Design Suite 2024.2 中,引入的新特性之一是啟用了僅適用于 AMD Versal 自適應(yīng) SoC 器件的 Advanced Flo
    的頭像 發(fā)表于 01-17 10:09 ?1212次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>自適應(yīng)<b class='flag-5'>SoC</b>器件Advanced Flow概覽(上)

    AMD Versal自適應(yīng)SoC DDRMC如何使用Micron仿真模型進(jìn)行仿真

    AMD Versal 自適應(yīng) SoC 器件上 DDR4 硬核控制器 DDRMC 跑仿真時,按照 IP 的默認(rèn)設(shè)置,在 IP wizard 中使能了“Internal Responder”,就可以
    的頭像 發(fā)表于 01-10 13:33 ?1441次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>自適應(yīng)<b class='flag-5'>SoC</b> DDRMC如何使用Micron仿真模型進(jìn)行仿真