1、控制系統的現狀

21世紀，led大屏幕電子顯示屏向更高亮度、更高耐氣候性、更高的發光均勻比、更高的可靠性、全色化、多媒體的方向發展，系統的運行、操作與維護也向集成化、網絡化、智能化方向發展。越來越多的場合需要高分辨率，高顯示質量的超大屏幕LED顯示產品。

目前，國內全彩LED顯示屏的控制系統主要采用基于PC機顯卡輸出視頻數據的通信控制系統。系統主要分成發送板，接收板，掃描板，驅動板等幾大板塊，而發送板采用的接口大多數是DVI數字接口。DVI接口是由1998年9月，在IntEL開發者論壇上成立的數字顯示工作小組發明的一種高速傳輸數字信號的技術。單連接DVI接口最高傳輸視頻分辨率為1920*768*60Hz視頻數據，該接口只支持RGB單色8bit的色彩深度。并且DVI接口不支持音頻信號的傳輸。考慮到未來多媒體的需要，這顯然是個致命傷。HDMI接口［1］作為DVI接口的取代者，不但解決了高色深的問題，還增加了音頻通道，實現音視頻一根線傳輸的方案，節省系統資源，簡化布線難度。

2006年6月，HDMI 1.3標準公布，PC顯示卡有10bit色彩的數字視頻輸出接口，但當時受到WINDOWS XP操作系統的限制，仍然不能大面積普及。2009年10月，微軟發布WINDOW 7操作系統，支持單色10bit的色彩通道。10bit色彩的處理能力，不僅能大大的提高顯示屏顏色表現的細膩程度，還能提高修正的精度，提高顯示屏的整體顯示質量。10bit色彩視頻將會在不久后的未來大范圍普及。近期公布的HDMI 1 .4標準的還加入了一條百兆網通道，利用該通道，控制系統和PC機將可通過一條HDMI線進行雙向通信，這將大大節省系統資源。

2、控制系統的模型

傳統的拼接技術采用顯卡的擴展模式，分立出另一個通道的視頻數據，其優點是不需要前置視頻處理器即可實現視頻拼接和分割。但由于受到顯卡的限制，分割位置是固定的，不能靈活設置，并且大多數顯卡不能提供4個以上的視頻接口，不能適應多變的LED大屏幕市場。而且兩個通道的視頻信號往往不同步，在大屏幕的拼接處就會出現比較嚴重的視頻撕裂問題。

綜合上述顯示需求，本文提出一種基于HDMI接口，提供1080p分辨率，10bit色深的LED大屏幕顯示控制系統。該系統模型的基本特點是多區域并行顯示。視頻處理器接收一路HDMI信號或融合2路HDMI信號實現畫中畫，然后分割成4路同時發出，在時序上，4路輸出完全同步，可以解決拼接處視頻撕裂的問題。

圖1. 顯示控制系統模型

如圖1示，在這個顯示控制系統中，PC機通過HDMI接口，發送10bit色深，1080p@60Hz的高清視頻給視頻處理器。視頻處理器應用視頻分割功能，將1080p@60Hz的視頻源分割為4塊1024*768*60Hz的標準視頻信號，如圖2所示，紅色，藍色，黃色和綠色區域為4塊分割后的顯示區域，中間黑色為1080p分辨率的圖像，對于超過此范圍的像素點，用以0標記，保證輸出分辨率在1024x768，這樣將有利于發送卡接收處理信號。4塊發送卡通過8根千兆網線發送給遠端的LED大屏幕，將4塊1024*768*60Hz的大屏幕拼接為1塊2048*1536*60Hz 的大屏幕。

圖2. 1080p@60Hz視頻分割

此方案的優點是將1幅圖像分割成4個獨立區域顯示，每個區域受到PC機的控制，方便進行多視頻之間的切換以及畫中畫功能。同時較高的分辨率和色彩深度不僅能為用戶提供良好的視覺享受，對于后端的校正處理也提供了更大的利用空間。

3、控制系統的實現

3.1 視頻處理器

圖3. 視頻處理器系統模型

視頻處理器主要完成的功能是視頻分割，視頻流控制，畫中畫，白平衡等常用的視頻處理技術。如圖3所示，視頻處理器配有兩路HDMI輸入接口和四路HDMI輸出接口，采用基于ARM+FPGA的系統架構，配合DDR166SDRAM，并提供OLED和用戶接口，實現良好的人機互動能力，方便用戶使用。視頻處理器接收2路HDMI信號，根據用戶需要，將其融合成為一路HDMI視頻流，并分割為4路XGA格式輸出。

內存的數據吞吐速度是本設計中的一個重點，如果內存速度不夠，將會導致丟幀，反映到大屏幕上就會出現嚴重的抖動，甚至無法顯示等問題。對于任意分辨率的視頻信號，其總帶寬由公式（1）計算得出。

公式（1）中，P為視頻總像素數量，B為每個像素的色彩深度，R為刷新周期。由公式（1）可以得出1080p@60Hz的視頻信號的總帶寬為：

1，920x1，01 8x30bit=3.8Gbps

DDR166 SDRAM核心工作頻率僅為166Mhz，但由于DDR采用2BIT預讀取技術，每個時鐘周期處理2bit數據，而傳統的SDRAM每周期只處理1bit數據。因此DDRSDRAM比傳統的SDRAM的速度快了將近一倍，其每個I/O數據吞吐速率可達300Mhz。

根據DDRSDRAM的工作原理，可以得到計算DDRSDRAM帶寬的公式（2）：

公式（2）中，B為DDRSDRAM的數據位寬，為核心工作頻率，由公式（2）可計算求出主頻率166Mhz位寬30bit的內存的總帶寬為9.9Gbps。但由于動態內存存在刷新和指令操作，實際帶寬不可能達到這個數值。

對于乒乓操作而言，輸入總帶寬和輸出總帶寬必須滿足下列關系：

如果和不滿足公式（3）的不等式關系，那么，在實時處理中將會丟失數據包，從而造成大屏幕抖動或不能正常顯示。

在本設計中，由于接入2路HDMI輸入，所以輸入總帶寬為一路的2倍，即7.6 Gbps，顯然，7.6 Gbps的兩倍要遠大于9.9Gbps，因此DDRSDRAM必須擴展其位寬到60bit，從而增加其數據吞吐速率。

圖4. 乒乓操作

系統輸入端數據處理如圖4所示，兩路HDMI輸入采用乒乓操作，共需要4塊512x30bit的RAM。每塊RAM對于DDR SDRAM為256x60bit。1次向DDR SDRAM中寫入512個像素的數據，可以提高內存的使用效率。

HDMIPORT持續的向RAM中寫入數據，每當寫滿一塊RAM后，發送ACK信號給DDR CTRL模塊，該模塊根據接收到的ACK信號，自動將RAM中的數據分配給DDR SDRAM中的相應區域，如果兩個端口都沒寫完，則將DDR SDRAM中的數據讀出，分配給后端的HDMI發送口。從而實現實時視頻處理的功能。

3.2 顯示的層次結構

發送卡的系統模型如圖5所示，采用FPGA作為系統的處理核心，配合SDRAM 166處理1024*768*60hz的視頻信號，并加入千兆以太網模塊，USB轉SPI總線模塊，在為大屏幕傳輸視頻信號的同時，還可以接收上位PC機的矯正系數和控制信息，并將其發送給大屏幕，同時，全雙工操作的千兆網模塊，還可在發送視頻信號的同時，接收來自大屏幕的反饋控制信息，方便用戶進行實時控制。

圖5. 發送卡系統模型

本系統中，發送卡處理能力限制為1024*768@60Hz，像素時鐘為65Mhz，一顆166Mhz的SDRAM完全可以勝任視頻處理的需要。如果色深為10bit模式發送卡接收的帶寬為1.5Gbps，如果色深為12bit接收帶寬變為1.7Gbps，通過2根帶寬各為1G的千兆網傳輸完全可以勝任未來發展的需要。

發送卡的接收端與視頻處理器的單路HDMI接收模塊基本相同，而發送端的核心控制模塊為數據產生模塊。這里的數據幀不是一般意義的圖像幀。根據IEEE 802.3標準規定的以太網數據幀結構包括前導碼，數據幀開始標識碼，目的和源MAC地址，數據長度/類型表示碼，客戶端數據，PAD碼以及幀檢查序列共8個部分。實際應用中我們可以將其改造，以適合實時的視頻傳輸特點［4］。

4、總結

本文詳細探討了一種高分辨率高色彩深度的LED顯示控制系統及其實現。該系統以較高的性能解決了高分辨率下LED大屏幕的顯示控制問題。該系統不僅可以作為1塊超大分辨率LED大屏幕應用，還可以拆分為各小塊，不僅節約帶寬，還為后續的升級做出了良好的拓展。

本系統的缺點是，發送卡被限制在了1024x768@60Hz，對于超過此分辨的屏幕，必須采用拼接的技術，無形之中增加了成本，從而會降低靈活性，建議改進此系統，增加發送卡的靈活性，以適應復雜多變的LED顯示屏市場。
責任編輯；zl