針對傳統磁通門信號處理電路中模擬元件的缺點，設計一種基于現場可編程門陣列(FPGA)的數字磁通門系統。整個系統采用閉環結構，由激勵產生模塊、信號處理拱塊和負反饋模塊組成。外圍模擬電路用高速D/A、A/D芯片取代，有利于系統溫度穩定性的提到。FPGA內的數字邏輯實現了磁通門信號解算、激勵正弦信號發生、D/A、A/D輸入/輸出串并轉換的功能，首先用硬件描述語言(HDL)設計并仿真，然后下載、配置到FPGA中，調試完成后進行實驗，通過實時處理雙鐵芯磁通門傳感器探頭輸出信號對系統進行測試。實驗結果證實了系統功能的正確性。閉環結構的采用提高了系統信號梯度線性度，與模擬系統相比，基于數字邏輯的設計溫度性能更穩定，更易于小型化，可移植性更強。

磁通門傳感器最早于1935年發明并投入應用，用于靜態或者低頻變化的弱磁檢測，擁有其他磁敏元件難以媲美的靈敏度和可靠性，在磁場測量領域一直占據著不可替代的位置。磁通門傳感器適用于地磁或人體磁場的檢測，在航空、航天、地質勘探、醫療衛生等領域有著廣泛的應用。

本文引用地址:?http://www.21ic.com/app/eda/201810/799212.htm

磁通門傳感器探頭通常采用類似于變壓器的雙鐵芯結構，利用軟磁鐵芯變化磁導率的特性將被測磁場調制成激勵信號的偶次諧波。信號處理系統對探頭輸出加以處理，從中提取與被測磁場大小相關的信號，轉換成直流量并輸出。

傳統的磁通門信號處理電路采用模擬元器件，溫度性能嚴重地受到影響，且很難小型化，可移植性也很差。與之相比，現代數字磁通門系統，溫度性能穩定，體積小，可移植性強。根據應用的具體情況，可選的實現方式多樣，有單片機、可編程數字邏輯，或數字信號處理(DSP)芯片等。

FPGA(Field Programmable Gate Array)是一種高速的可編程邏輯芯片，具有其他設備難以比擬的靈活性，其大部分引腳的功能、內部電路結構完全由用戶根據需要定義。FPGA器件具有很高的實用價值，一方面可以作為專用集成電路的替代品，直接在最終產品中使用，另一方面，也可以在專用集成電路開發流程中，做行為驗證工具。

在本文中，描述了一種基于FPGA的磁通門系統的實現，系統采用閉環結構，對磁通門傳感器探頭輸出的數據進行實時處理，提取出反映被測低頻磁場大小的直流信號。

1 磁通門系統結構和工作原理

如圖1所示，整個系統的硬件包括磁通門傳感器探頭，DAC，ADC和FPGA。功能上可分為傳感器激勵源、磁通門信號解算、負反饋回路三個模塊。

FPGA內的正弦激勵發生電路和外部DAC一起構成傳感器激勵源模塊。高速ADC和FPGA內的A/D接口、相敏整流、低通濾波電路構成磁通門信號解算模塊。積分放大、D/A接口、高速DAC，以及反饋網絡共同構成了負反饋模塊。

系統工作時，在激勵信號的驅動下，磁通門探頭的感應線圈感應環境磁場大小，產生磁通門信號，經隔直濾波后通過高速ADC芯片轉換成串行數據送FPGA的處理。在FPGA中，ADC芯片采集到的串行數據先轉換成并行數據，然后通過相敏整流、低通濾波后得到直流信號。低通濾波的結果積分放大后經D/A接口轉換成串行數據送高速DAC芯片轉換成模擬信號，經反饋電阻反饋到磁通門探頭的補償線圈(即感應線圈)，抵消環境磁場。

由于采用閉環結構，前向通道上積分放大環節的增益可視作無窮大，根據自動控制原理，整個系統是無差系統，傳感器探頭實際上工作在“零場”條件下，反饋電流產生的磁場和環境磁場大小相的方向相反，D/A的前端信號，即積分放大環節的輸出反映被測磁場的大小。整個系統的信號梯度主要取決于反饋系數的大小，具有良好的線性度。

2 磁通門信號的特點和處理方法

磁通門系統的核心是信號處理電路。

磁通門傳感器探頭輸出的偶次諧波(以二次為主)是有用的磁通門信號，而其他頻率的信號都是有害噪聲。在實際應用中，通常采用“相敏整流-低通濾波”方法處理磁通門信號。首先用相敏整流進行頻譜的調整，通過采用與二次諧波同頻率的方波基準乘傳感器探頭的輸出，將二次諧波磁通門信號轉換為直流分量，然后用低通濾波濾除其他頻率分量，得到反映被測磁場大小的直流量。

低通濾波器輸出是相敏整流結果的直流分量，與磁通門傳感器探頭輸出的二次諧波的幅值線性相關，反映被測磁場大小。

3 硬件電路設計

在該設計中，FPGA芯片選用Altera公司CYCLONEⅡ系列的EP2C35F626C5，工作速度快，可定義引腳豐富，邏輯單元數量可觀，性價比高。FPGA的工作時鐘為50MHz。

磁通門激勵起到驅動傳感器工作的作用，由D/A模塊轉換FPGA輸出的正弦數字信號產生；本設計中，激勵頻率為3.051kHz，是FPGA工作時鐘的64×256分頻，速度相對較低，且精度要求不高，故DAC采用12位并口DA1210芯片。

在閉環系統的前向通道中，A/D模塊是偏差檢測環節，對傳感器探頭輸出進行采樣。該設計中，二次諧波一個周期采樣128個點，即ADC采樣頻率是探頭輸出二次諧波頻率的128倍，也就是781.25kHz。采用AD7980芯片作為A/D轉換器，該芯片具有16位精度，轉換速度高達1MSPS，可以滿足要求。

在反饋回路中，D/A模塊作為低頻補償環節，需要具有較高的精度，而轉換速率可以較低；該設計采用DA8552芯片，具有16位精度和100KSPS的轉換速率。

4 FPGA內部電路設計

4.1 A/D接口和D/A接口

由于前向通道的ADC芯片、反饋回路的DAC芯片都采用串口通信，因此設計了專用的A/D接口和D/A接口，實現了A/D輸入和D/A輸出的串并/并串轉換。

4.2 正弦激勵發生

正弦激勵發生采用查表的方式實現。用12×256b的ROM存一幅12位正弦波表，以FPGA時鐘頻率的1/64，即781.25kHz掃描，產生3.051kHz的12位數字正弦信號。

4.3 磁通門信號解算和積分放大

磁通門信號的解算是FPGA內數字邏輯最核心的功能，由相敏整流器、基準發生器和FIR數字濾波器三部分共同實現，如圖2所示。

相敏整流器由數據轉換器和數據選擇器構成。數據轉換器.Mdfr將輸入u(n)轉換成補碼形式。輸出v(n)是輸入u(n)或者其補碼，由基準h(n)當前的值決定。實際上，電路的功能等價于將u(n)和在1和-1間交替變化的數列相乘，也就是說，v(n)是u(n)以h(n)為基準相敏整流的結果。

基準發生器Nrm為相敏整流器提供基準h(n)。對50MHz時鐘進行分頻，產生與二次諧波磁通門信號同頻率，即6.103MHz的方波，通過控制信號Ctlr調整相位，使基準的相位和二次諧波磁通門信號的相位對其相敏整流的效率最大化。

低通濾波器Sinc_Fltr是N點sine濾波器的FIR形式，傳輸函數是：

信號流圖如圖3所示。

由于二次諧波磁通門信號一個周期采樣128點，因此N=128；按照圖3所示的信號流圖，128點sinc濾波器由127個加法器和128個寄存器組成。為防止溢出，加法器和寄存器寬度為16+log28=24位，最后一級輸出的高16位作為濾波器的輸出。實現了低通濾波的功能。

積分放大由積分器Intgtr實現，結構如圖4所示。為防止溢出，采用32位的加法器和寄存器。加法器的一個輸入端是低通濾波器的輸出，另一個是累加和。在閉環系統中，積分器輸出的低16位是反映被測磁場大小的數字量。

5 實驗和結果

使用雙鐵芯結構磁通門探頭感應被測磁場，磁場強度從0μT變化到25μT。首先去掉積分模塊打開反饋回路，對開環結構的前向通道進行測試，然后加入積分模塊和閉合反饋回路，對閉環系統進行測試。兩次實驗的輸入/輸出關系如圖5所示，圖中“o”是開環結構的結果，“+”是閉環結構的結果。

兩次試驗的數據如表1所示。

當系統開環時，隨著被測磁場的增大，系統輸出單調增高，可以反映被測磁場的大小。輸出的非線性度為4.01%，最大誤差為0.867μT，受磁通門探頭鐵芯的非線性影響很大。閉環后，系統非線性度和誤差性能得到明顯改善，非線性度為0.012%，最大誤差為3nT。

6 結語

本文中描述的基于FPGA的磁通門傳感器系統采用閉環結構，提高了系統輸出梯度線性度。FPGA內的數字邏輯實現了包括磁通門信號解算在內的多種功能。實驗驗證了系統功能的正確性。由于數字邏輯的特點，和模擬系統相比，基于FPGA的設計有著優秀的溫度穩定性，可移植性，且易于小型化。本文中的設計可直接應用在最終產品中，也可以作為專用集成電路的行為驗證，以此為基礎繼續開發集成電路芯片。