超越摩爾定律的堆疊硅片互聯(lián)技術(shù)和28Gbps 收發(fā)器引領(lǐng) FPGA 創(chuàng)新的新時(shí)代

賽靈思最近推出了兩款最新創(chuàng)新技術(shù)，進(jìn)一步擴(kuò)展了 FPGA 的應(yīng)用可能與市場(chǎng)范圍。去年 10 月底，賽靈思宣布在即將推出的 28nm 高端Virtex?-7 系列中新增堆疊硅片互聯(lián)(SSI) FPGA（見《賽靈思中國(guó)通訊》第 37 期）。最新創(chuàng)新型架構(gòu)可在單個(gè)硅中介層上連接數(shù)個(gè)芯片，這使賽靈思的 Virtex-7 FPGA 能夠集成多達(dá)200 萬個(gè)邏輯單元（是已宣布推出的任何其他 28nm FPGA 的邏輯容量的兩倍），從而在當(dāng)代工藝技術(shù)中實(shí)現(xiàn)下一代產(chǎn)品的功能。

隨后，賽靈思于去年 11 月底還透露了 Virtex-7 HT 系列器件的相關(guān)信息。Virtex-7 HT 器件利用 SSI 技術(shù)，在單個(gè)芯片上集成了 FPGA 和高速收發(fā)器芯片，這對(duì)通信領(lǐng)域的客戶而言是一個(gè)巨大的技術(shù)飛躍，而且能滿足越來越多應(yīng)用對(duì)高速 I/O 的需求。最新 FPGA 能夠在同一器件上容納眾多 28Gbps 收發(fā)器以及數(shù) 10 個(gè)13.1Gbps 收發(fā)器，這有助于在新設(shè)備標(biāo)準(zhǔn)制定之前為當(dāng)前 100Gbps 通信設(shè)備以及 400Gbps 通信線路卡的開發(fā)做好準(zhǔn)備。

超越摩爾定律

Intel 聯(lián)合創(chuàng)始人戈登摩爾于1965 年 4 月 19 日在《電子》雜志上發(fā)表了深有遠(yuǎn)見的《在集成電路上集成更多組件》一文，此后半導(dǎo)體產(chǎn)業(yè)每 22 個(gè)月更新?lián)Q代都將晶體管集成量翻一番。與半導(dǎo)體產(chǎn)業(yè)中的其他公司一樣，賽靈思過去多年來也認(rèn)識(shí)到，要想引領(lǐng)整個(gè)市場(chǎng)，就必須跟上摩爾定律的發(fā)展速度，每代工藝技術(shù)都要達(dá)到相應(yīng)的集成標(biāo)準(zhǔn)，甚至要當(dāng)引領(lǐng)標(biāo)準(zhǔn)發(fā)展的先鋒。

目前，隨著最新工藝的發(fā)展，復(fù)雜性、成本和設(shè)計(jì)風(fēng)險(xiǎn)日益提高，很多公司都應(yīng)接不暇，而賽靈思則找到了推進(jìn)新一代產(chǎn)品 Virtex-7 FPGA 容量翻番的獨(dú)特方法。賽靈思推出了業(yè)界首批堆疊硅片架構(gòu)之一，帶來了一系列業(yè)界最大型的 FPGA。其中最大型的 FPGA 就是 28nm Virtex-7XC7V2000T，其包括 200 萬個(gè)邏輯單元和 305,400 個(gè)邏輯切片，BRAM容量高達(dá) 46,512 kb，還包括 2,160個(gè)DSP 切片 和 36 個(gè) GTX 10.3125 Gbps 收發(fā)器。Virtex-7 系列包括多
個(gè) SSI FPGA，采用單片 FPGA 配置。Virtex-7 是 7 系列的高端產(chǎn)品，其他 7 系列產(chǎn)品還包括新型低成本低功耗 ArtixTM FPGA 以及中端 KintexTM FPGA，上述所有產(chǎn)品均采用了統(tǒng)一面向應(yīng)用的模塊化模塊 (ASMBL) 架構(gòu)。

最新 SSI 技術(shù)不僅能滿足用戶使用業(yè)界最大型 FPGA 的要求，主流邏輯芯片中成功部署堆疊芯片還能帶來重大的半導(dǎo)
體設(shè)計(jì)成果。大多數(shù)公司還在評(píng)估堆疊芯片架構(gòu)時(shí)，賽靈思就推出了堆疊硅芯片，有望改善容量和集成度，節(jié)約 PCB 板級(jí)空間，甚至進(jìn)一步提高產(chǎn)量。大多數(shù)公司為了趕上摩爾定律不得不選擇堆疊硅片技術(shù)，而賽靈思則充分利用該技術(shù)讓其脫穎而出，在單個(gè) IC 上組合匹配多種不同類型的芯片，從而大幅提升系統(tǒng)性能，降低材料清單成本 (BOM)，提高功率效率。

堆疊硅片架構(gòu)

賽靈思負(fù)責(zé) FPGA 開發(fā)與芯片技術(shù)的企業(yè)副總裁 Liam Madden 指出：“這種新的堆疊硅片互聯(lián)技術(shù)使賽靈思能夠?yàn)楫?dāng)代工藝技術(shù)帶來下一代的高密度性能。隨著芯片尺寸的增大，良率將呈指數(shù)級(jí)下降，因此構(gòu)建大型芯片相當(dāng)困難，而且成本不菲。最新架構(gòu)使我們能夠構(gòu)建一系列較小型芯片，然后通過硅中介層并排連接在該中介層上，看起來就像一體化芯片一樣，而且功能一樣。”（如圖 1 所示）

?

?

圖 1 堆疊硅片架構(gòu)在單個(gè)硅中介層上并排放置多個(gè)芯片（即切片）。

每個(gè)芯片通過硅中介層中各層互聯(lián)，其方式類似于印制電路板上各層分立組件的互聯(lián)（如圖 2 所示）。芯片和硅中介層通過多個(gè)微凸塊連接。該架構(gòu)還采用穿過無源硅中介層的硅通孔 (TSV) 協(xié)助實(shí)現(xiàn)器件上每個(gè)芯片不同區(qū)域以及片外資源之間的通信（如圖 3所示）。相鄰 FPGA 芯片間的數(shù)據(jù)在10,000 多個(gè)路由連接之間流動(dòng)。

?

?

圖 2 賽靈思的堆疊硅片互聯(lián)技術(shù)采用無源硅中介層、微凸塊和硅通孔技術(shù)。

?

?

圖 3 28nm Virtex-7 器件真實(shí)的橫截面圖。我們看到 TSV 通過硅中介層連接微凸塊（頂部虛線）。