與CF卡連接的CF卡接口的數據傳輸方式是突發的數據塊傳送，并且數據塊的大小可以設置，每個數據塊是用很高的速率傳送到CF卡，這樣就必須有緩存把AD采集來的數據先存緩存，然后發送到CF卡，進行存儲。

2．2．3 FPGA內ADC接口模塊設計

MAX4125的控制信號都由FPGA產生，接口電路見圖6。

FPGA的工作時鐘為60MHz，該時鐘經分頻成20MHz提供給MAX4125作為工作時鐘，同時也作為FPGA內其他邏輯的工作時鐘。由FPGA內狀態機控制當CS#為低和ADC_Convst為高，MAX4125進入采樣保持狀態。當Clock的第一個上升沿到來，MAX4125開始轉換。MAX4125把轉換結果放到數據總線上，FPGA開始讀入10位數據(FD[15：0】中10一15六位數據線懸空，使數據線和AD的位數匹配)。完成一次轉換后，當ADC_Convst再次為高，開始下一輪轉換。

2．2．4 FPGA內CF卡接口控制狀態機的設計

圖7是本控制系統的框圖。CF卡的訪問方式有三種，分別為I／O模式、Memory模式和True IDE模式。本系統采用TrueIDE模式訪問CF卡。需要注意的是當主機電源一直接通時，拔插CF卡將會使其從原來的True IDE方式重新配置成Memory式。所以要讓CF卡一直工作在True IDE模式，需要在電源加電啟動時將OE輸入信號接地。

當CSEL輸入信號接地時，CF卡工作方式為主模式；CSEL輸入信號接高電平時。CF卡工作方式為從模式。本系統中將CF卡配置成從模式工作方式。

當采用TruelDE訪問模式工作時，第3位到第10位地址線需要接地，WE信號需要接高電平。

3 軟件設計

CF卡的數據存儲以扇區為基本單位。系統讀寫CF卡時都是以扇區為單位進行的。為了滿足系統對速度和控制連續性的要求，系統的程序設計中，利用FPGA的內部資源開辟了兩塊RAM，用于存儲一個扇區的數據，這樣從CF卡讀數據到RAM和將RAM中的數據讀到被控系統中就成了兩個相對獨立的工作過程，這樣既利用了CF卡大容黿的存儲特性又利用了FPGA的工作速度快和內部資源豐富的優點。圖8是具體流程圖。

從CF卡讀取一個扇區的數據，如圖9所示。首先根據控制命令設定16位工作模式、設置讀取的扇區數目、相應地址和訪問模式；然后發送讀命令(0x20)，等待CF卡準備就緒后，從數據寄存器中連續讀取一個扇區的數據放入到數據緩沖區。

4 結束語

基于FPGA的海量數據采集系統采用FPGA作為控制器，CF卡作為大容量存儲介質。采用FPGA讀寫CF卡，既利用了FPGA的內部資源豐富和設計方便的優點，同時利用了CF卡容量大、體積小和價格低廉等優點，給出了高效讀寫CF卡的方法，該方法已成功應用于實際系統中。

本文創新點：用FPGA讀寫控制CF卡，并且通過用雙RAM方式存儲數據，利用了FPGA的速度快和可以并行處理數據的優點。大大提高了工作效率。