當(dāng)前，許多領(lǐng)域越來越多地要求具有高精度A/D轉(zhuǎn)換和實時處理功能。同時，市場對支持更復(fù)雜的顯示和通信接口的要求也在提高，如環(huán)境監(jiān)測、電表、醫(yī)療設(shè)備、便攜式數(shù)據(jù)采集以及工業(yè)傳感器和工業(yè)控制等。傳統(tǒng)設(shè)計方法是應(yīng)用MCU或DSP通過軟件控制數(shù)據(jù)采集的A/D轉(zhuǎn)換，這樣必將頻繁中斷系統(tǒng)的運行，從而減弱系統(tǒng)的數(shù)據(jù)運算能力，數(shù)據(jù)采集的速度也將受到限制。本文采用DSP+FPGA的方案，由硬件控制A/D轉(zhuǎn)換和數(shù)據(jù)存儲，最大限度地提高系統(tǒng)的信號采集和處理能力。
　　系統(tǒng)結(jié)構(gòu)
　　整個采集卡包括信號調(diào)理、數(shù)據(jù)采集、數(shù)據(jù)處理和總線接口設(shè)計。系統(tǒng)結(jié)構(gòu)如圖1所示。
　　
　　圖1 系統(tǒng)結(jié)構(gòu)框圖
　　本文設(shè)計了具有信號衰減、增益放大和濾波等功能的信號調(diào)理電路，采用16位精度、最高采樣率為500KSPS的A/D轉(zhuǎn)換器AD7676；數(shù)字系統(tǒng)設(shè)計利用FPGA極其靈活、可編程的特點，選用Altera公司FPGA芯片EP2C8Q208，完成精度校正和邏輯時序控制；DSP采用TI公司的TMS320VC5416，使A/D轉(zhuǎn)換后的數(shù)據(jù)在傳輸?shù)?a target='_blank' class='arckwlink_none'>上位機之前，進(jìn)行數(shù)據(jù)整理、標(biāo)記、打包以及數(shù)據(jù)預(yù)處理。數(shù)據(jù)采集卡可同時進(jìn)行8通道數(shù)據(jù)采集，通道可進(jìn)行衰減倍數(shù)、采樣速度以及放大增益設(shè)置。同時提供模擬輸出通道，用于實現(xiàn)波形產(chǎn)生和模擬驅(qū)動功能。能夠進(jìn)行自動校準(zhǔn)，保證數(shù)據(jù)采集的準(zhǔn)確性。PCI總線接口電路采用PLX Technology公司的PCI總線接口芯片PCI9030，完成數(shù)據(jù)采集和狀態(tài)、控制信號的傳輸。
　　系統(tǒng)硬件電路設(shè)計
　　數(shù)據(jù)采集模塊設(shè)計
　　從傳感器送來的8路模擬輸入信號通過多路模擬開關(guān)ADG507選擇進(jìn)入模擬通道，如果多通道同時采集，則采用時分復(fù)用方式，由FPGA依次控制各通道的通斷。模式選擇開關(guān)ADG509為四選一模擬開關(guān)，可分別選擇被測模擬信號、標(biāo)準(zhǔn)參考電壓值或用于通道校準(zhǔn)的、經(jīng)過DAC轉(zhuǎn)換后的信號進(jìn)入后級濾波衰減網(wǎng)絡(luò)電路。送入ADC的信號要先經(jīng)過低通濾波，以濾除高頻噪聲。濾波電路設(shè)計為二階阻容低通濾波器，對頻率高于50KHz的信號濾波。衰減電路設(shè)計為有源衰減，選用Linear公司的差分放大器LTC1992，可完成輸入信號極性轉(zhuǎn)換，實現(xiàn)單端信號轉(zhuǎn)差分信號，同時通過由FPGA控制繼電器選通不同的電阻網(wǎng)絡(luò)調(diào)整衰減倍數(shù)，可實現(xiàn)對不同電壓輸入范圍信號的調(diào)整，以滿足AD7676的輸入電壓范圍。信號增益可編程放大器LTC6911可通過編程設(shè)置以1、2、5步進(jìn)變化的1 V/V“100 V/V增益倍數(shù) ，數(shù)據(jù)采集過程中通過FPGA內(nèi)部的比較電路自動調(diào)整增益放大器增益倍數(shù)，極大提高了對微弱信號的分辨能力。AD7676為差分信號輸入， MAX6325基準(zhǔn)源提供基準(zhǔn)為2.5V的參考電壓，采樣時鐘由晶振提供10MHz時鐘信號經(jīng)FPGA內(nèi)部分頻電路得到，單通道最高采樣率為500KSPS。
　　FPGA電路設(shè)計
　　FPGA芯片也是一種特殊的ASIC芯片，屬于可編程邏輯器件，它是在PAL、GAL等邏輯器件的基礎(chǔ)上發(fā)展起來的。同以往的PAL、GAL等相比，F(xiàn)PGA規(guī)模比較大，適合于時序、組合等邏輯電路應(yīng)用。本文選用Altera公司的FPGA芯片EP2C8Q208，完成數(shù)據(jù)采集卡的時序和地址譯碼電路設(shè)計。由于EP2C8Q208有36個M4K RAM，在FPGA內(nèi)部設(shè)計一個16位寬度、4KB深度的FIFO，使用FIFO提高數(shù)據(jù)采集卡對多通道信號的采集存儲能力。FIFO有半滿、全滿、空標(biāo)志位，當(dāng)DSP檢測到半滿標(biāo)志位時，F(xiàn)IFO同時讀寫；全滿時只讀不寫；空時只寫不讀。A/D采樣控制信號由DSP通過FPGA控制；DSP對采集后的數(shù)據(jù)進(jìn)行進(jìn)一步處理，以提高精度，也具有傳統(tǒng)CPU或MCU的功能，對時序、觸發(fā)、DMA中斷請求作出相應(yīng)處理。
　　DSP電路設(shè)計
　　DSP采用 TMS320VC5416，它是16位定點DSP，具有高度的操作靈活性和很高的運行速度，采用改善的哈佛結(jié)構(gòu)（1組程序存儲器總線，3組數(shù)據(jù)存儲器總線，4組地址總線），具有專用硬件邏輯的CPU、片內(nèi)128KB的存儲器、片內(nèi)外設(shè)，以及一個效率很高的指令集。
　　DSP 在系統(tǒng)中的作用主要是將A/D轉(zhuǎn)換后的數(shù)據(jù)在傳輸?shù)缴衔粰C之前，進(jìn)行數(shù)據(jù)整理、標(biāo)記、打包以及數(shù)據(jù)預(yù)處理。數(shù)據(jù)采集系統(tǒng)所有控制信號都由DSP控制FPGA邏輯電路產(chǎn)生。DSP外掛Flash存放DSP程序及其它配置數(shù)據(jù)，在上電時，DSP采用并行方式調(diào)入DSP內(nèi)部執(zhí)行。
　　校準(zhǔn)電路設(shè)計
　　校準(zhǔn)電路是本設(shè)計的重要環(huán)節(jié)，數(shù)據(jù)采集卡的高精度性能不僅取決于高分辨率的ADC，在更大程度上要依靠該數(shù)據(jù)采集卡優(yōu)良的自校準(zhǔn)和抗噪聲能力來實現(xiàn)。
　　校準(zhǔn)時，DSP發(fā)出標(biāo)準(zhǔn)值，經(jīng)D/A和A/D轉(zhuǎn)換后，所采集的數(shù)據(jù)值與原標(biāo)準(zhǔn)值相比較，取其偏差系數(shù)組成去噪方程，以實現(xiàn)數(shù)據(jù)采集卡的自校準(zhǔn)。
　　PCI總線接口電路設(shè)計
　　PCI總線規(guī)范十分復(fù)雜，其接口的實現(xiàn)比較困難。數(shù)據(jù)采集卡采用PCI9030作為用戶接口，為PCI總線接口的開發(fā)提供了一種簡捷的方法，只需設(shè)計簡單的局部總線接口控制電路即可實現(xiàn)PCI總線的高速數(shù)據(jù)傳輸。使用Altera 公司的Quartus II，使得硬件實現(xiàn)軟件化設(shè)計，更新了傳統(tǒng)的電路設(shè)計和調(diào)試方式，大大縮短了開發(fā)周期，特別是其設(shè)計仿真和定時分析使得設(shè)計更加可靠，確保了系統(tǒng)的正確性。
　　系統(tǒng)軟件設(shè)計
　　驅(qū)動程序設(shè)計
　　在Windows98/ 2000/ XP 環(huán)境下，處于Windows 用戶態(tài)的應(yīng)用程序不能直接對硬件設(shè)備進(jìn)行操作，要實現(xiàn)對數(shù)據(jù)采集卡的硬件資源（如內(nèi)存、中斷等）的訪問，必須編寫運行在核心態(tài)的設(shè)備驅(qū)動程序。目前，使用較多的開發(fā)工具是GUNGO公司的驅(qū)動程序開發(fā)組件WinDriver。利用WinDriver開發(fā)驅(qū)動程序，不需熟悉操作系統(tǒng)的內(nèi)核知識。整個驅(qū)動程序中的所有函數(shù)都是工作在用戶態(tài)的，通過與WinDriver的.VXD和.SYS文件交互來達(dá)到驅(qū)動硬件的目的。因為 WinDriver 開發(fā)環(huán)境提供了針對 PLX 公司芯片的存儲器范圍、寄存器和中斷處理等模塊，所以本文采用了GUNGO公司的 WinDriver5.3開發(fā)工具，它支持PLX公司的PCI接口芯片，用戶無需具有DDK和核心態(tài)程序開發(fā)經(jīng)驗，調(diào)試時可結(jié)合 PLX 公司的 PLXmon 工具。