摘 要：針對目前水下三維聲納實時成像系統前端信號通道多、波束形成計算量大的問題，提出一種基于現場可編程門陣列(FPGA)的水下三維場景實時成像系統。采用FPGA 陣列控制多路信號同步采樣，優化波束形成算法對海量數據進行并行處理，同時利用嵌入式處理器PowerPC 控制系統，最終由主控PC 完成三維圖像實時顯示。實驗結果表明，該系統能夠在水下200 m 的范圍內實現分辨率為2 cm 的三維成像，三維圖像刷新率可達20 幀/秒。

1 概述

近年來，隨著人們對海洋資源的不斷需求與開發，水下探測技術得到了飛速發展。人們對海洋的主要探測手段是聲波，即聲納技術。因此，利用聲納進行水下探測成為了當今海洋研究的重點課題。然而，大部分聲納系統都是通過聲波來判斷有無聲納目標，以及目標的方位和距離。目前，國內外在海底三維聲納成像技術方面已經取得了一定的成果[1]。例如：美國RESoN 公司開發的新一代數字聲納SeaBat8125，歐洲共同體和挪威共同開發的Echoscope系列三維聲納，美國的海洋工業公司開發的雙頻識別聲納以及美國的Farsounder 公司開發的三維前視聲納[2-3]。我國三維成像聲納也得到一定的發展，中科院聲學所、715 所和哈爾濱工程大學等單位等都研制了三維聲納成像系統的試驗樣機并發表了相關論文[4]。但這些聲納成像技術大多基于二維映射三維圖像，或者小范圍的慢速三維成像，成像效果不佳，實時性太差[5]。

本文提出基于三維聲納探測技術的水下三維場景實時成像系統，設計并實現48×48 路信號的同步采樣，128×128 個空間波束形成的大規模數據處理和實時水下三維場景成像。

2 系統總體設計

2.1 系統技術特點

目前，實時高分辨率的三維聲納系統面臨2 個問題[6]：

(1)大量前端信號通道的硬件成本昂貴；(2)進行波束形成算法所需的乘累加計算量大。

首先，該系統采用了優化后的模擬退火算法[7]，對二維平面上的每一個換能器分配權重系數，在最大旁瓣可以接受的條件下，部分換能器的權重系數可以分配為0，即達到對換能器稀疏化，減小系統運算量的效果[8]。最終實現系統2 304(48×48)個換能器組成的聲學信號接收平面陣。

同時，該系統采用優化后的分步波束形成算法，將空間入射的聲波信號進行空間分解，對相移參數進行優化，從而減小相移參數儲存空間，并將聲學信號接收平面陣劃分成48 條線性子陣，分組并行實現分步波束形成，最終完成128×128 個波束形成[9]。

由于FPGA 具有數據位寬可配置性、多級流水線處理以及內部集成大量的數字信號處理單元(DSP Slices)等特性，因此FPGA 在聲納信號處理方面的運算效率遠大于數字信號處理器(DSP)的運算效率[10]。為了做到實時的海量數據處理，該系統采用了基于FPGA 平臺的系統設計，利用FPGA 陣列對數據進行并行處理，并通過陣列間的數據交互完成波束形成。

2.2 系統總體構架

水下三維場景實時成像系統總體結構如圖1 所示，由48 塊子板、主板和主控PC 組成。子板負責完成信號采集功能，主板負責完成波束形成與數據匯總，并實現對子板的采樣控制和與主控PC 通信的功能，最終在主控PC 上完成實時三維成像。其中，每塊子板有48 個信號接收通道。

3 系統硬件設計

3.1 子板硬件設計

子板主要由輸出放大器ADA4841、4 路功率放大器SSM2164、12 bit 串行AD 轉換器ADS7886 和DA 轉換器LTC2641、LTC1019、Xilinx Spartan-3E 系列FPGA XC3S1200E以及其他外圍電路構成。

子板數據采集功能如圖2 所示。各通道首先對從換能器接收的微弱的電信號進行調理，將信號通過一個高通濾波器濾除中低頻的環境噪聲后，再經過一款二階帶通濾波器，以實現當輸入信號頻率大于570 kHz 時使信號衰減20 dB 以上，同時保證有效的信號范圍270 kHz~330 kHz(考慮水聲信號的多普勒頻移)衰減小于3 dB。然后在外部同源時鐘驅動下，Spartan-3E 控制A/D 采樣芯片對聲學信號的幅度和相位信息進行同步A/D 采樣和采樣數據處理，并通過低壓差分信號(Low-voltage Differential Signaling, LVDS)接口將數據上傳主板。同時，Spartan-3E 通過串行外設接口(Serial Peripheral Interface, SPI)向D/A 轉換器發送數據，經轉換后輸出時間增益(Time Variation of Gain, TVG)控制信號，以控制采樣信號壓縮比。

3.2 主板硬件設計

主板主要由1 片PowerPC 嵌入式處理器MPC8313、1 片Xilinx Spartan-3E 系列FPGA XC3S1200E 和4 片高性能Xilinx Virtex-5 系列FPGA XC5VSX95T，以及其他外圍電路組成。

每塊Virtex-5 通過LVDS 接口接收12 塊子板上傳的數據，通過高速差分對數據線彼此進行數據交互。每塊Virtex-5對數據進行計算處理并完成波束形成，經2 片64 MB 外部DDR2 暫存，將波束形成結果上傳至Spartan-3E 進行數據匯總。MPC8313 通過外設部件互連標準(Peripheral Component Interconnect, PCI)接口對Spartan-3E 中的數據進行讀取，將波束形成匯總結果通過千兆以太網口傳輸給PC 主控機。同時，MPC8313 使用系統雙線式串行(Inter-integrated Circuit,I2C)總線對Virtex-5 寄存器進行配置，生成D/A 驅動信號下發子板。MPC8313 外圍擴展有Nor Flash 用于存儲系統代碼，Nand Flash 用于存儲有效傳感器的編號和相應的權重系數等系統相關數據。