最后，如果您無法找到一款滿足您的特殊需求的適配器模塊，那么總是存在設計和構建您自己的適配器模塊的可能的。NI FlexRIO適配器模塊開發工具集(MDK)便是用于這一原因。請記住，構建您自己的適配器模塊需要有PCB設計和VHDL的經驗。有幾家合作者也提供定制設計服務。敬請訪問第三方模塊網頁以獲取更多信息。

5. 5．NI FlexRIO適配器模塊開發工具集(MDK)包含哪些內容？

NI FlexRIO適配器MDK可供那些希望開發其自己的NI FlexRIO適配器模塊的富有經驗的工程師們或合作者們使用。MDK提供了關于電氣與機械設計細節的全部文檔(其中包括CAD文件和PCB輪廓圖)，以及整體金屬封裝。工程師們可以在開發定制電路原理圖時使用這些導則，并選擇幾乎任意品牌的CAD軟件進行PCB設計。一旦完成了PCB的制作，工程師們就可以植入組件，并添加精密的機械連接端子以盡可能方便地實現系統連接。此外，利用VHDL和一個XML文件創建一個具有套接字的組件層知識產權(CLIP)節點，還需要VHDL的有關知識。它用于在一個LabVIEW FPGA項目中準確地表示定制的I/O。
了解更多關于NI FlexRIO適配器MDK內容的信息

?

圖2. NI FlexRIO適配器MDK提供了所有構建滿足復雜應用需求的定制適配器模塊所必需的信息

6. 6.我必須使用NI LabVIEW FPGA模塊嗎？

是的。NI FlexRIO需要 LabVIEW FPGA模塊以實現與I/O的接口和FPGA應用程序的編譯。與其他數據采集和模塊化儀器硬件不同，NI FlexRIO沒有功能豐富的驅動程序API可供使用。NI-RIO驅動程序軟件使用I/O節點，以實現在硬件層次上與輸入和輸出的圖形化接口。此外，必須創建主計算機應用以與FPGA應用相結合。

7. 7.什么是LabVIEW FPGA？

NI LabVIEW FPGA模塊可以幫助您利用LabVIEW程序框圖對一個FPGA進行編程。在其底層，該模塊采用代碼生成技術實現圖形化開發環境與FPGA硬件的整合。這種利用程序框圖處理FPGA的方式非常適用于FPGA所提供的對內在并行機制的一種直觀描述。不論您是否曾使用過硬件描述語言(HDL)，您都可以利用該模塊以及商業現成可用的(COTS)硬件來創建基于FPGA的測量與控制硬件。
. systems 支持包括PCI/PXI板卡和模塊化獨立系統的硬件目標平臺
. 超過100個面向快速開發的FPGA IP組塊
. 內置的I/O直接存儲器訪問(DMA)提供與主機系統的快速通信
. 創建可以在40 MHz、80 MHz或者更高時鐘下單個周期內執行的邏輯
. 管理LabVIEW項目中的存儲器、FIFO、時鐘和I/O
. 利用可供使用的向導快速啟動或從零開始

8. 8.為了使用NI FlexRIO，我需要了解VHDL編程技術么？

如果該適配器模塊是由NI公司開發的，那么不需要任何VHDL或其他硬件描述語言的經驗。所有的FPGA編程均通過NI LabVIEW FPGA模塊和NI-RIO驅動程序軟件以圖形化的方式完成。如果該適配器模塊是由第三方開發的，則或許提供定制的LabVIEW FPGA I/O節點。若存在一個帶有套接字的CLIP節點，用戶的體驗可能會與NI提供的解決方案相似。對于定制設計的適配器模塊，設計工程師將需要利用VHDL和XML文件創建一個帶有套接字的CLIP節點，以便在LabVIEW FPGA項目中正確表示定制的I/O。

?

圖3. NI FlexRIO中的FPGA利用CLIP節點，集成了第三方的IP核并與適配器模塊進行通信

9. 9.可以將第三方的IP(來自VHDL或Verilog)吸納到我的NI FlexRIO應用中么？

是的，多年前工程師們就已經能夠將HDL代碼植入LabVIEW框圖，以運行與其LabVIEW代碼相適應的既有IP。但是，從LabVIEW 8.6 FPGA模塊開始，CLIP技術支持工程師們引入第三方的IP并與LabVIEW框圖并行執行。這樣，第三方IP核可與NI FlexRIO結合使用。

采用FPGA技術有哪些技術優勢？

下面列舉了FPGA技術的五大技術優勢。
. 高性能
. 上市時間短
. 低成本
. 高可靠性
. 長期維護性

10. 10.Virtex-5 FPGA具有哪些技術優勢？

Virtex-5 FPGA架構經優化，可利用LabVIEW FPGA模塊中的單周期定時循環更快速、更有效地運行。實現FPGA芯片內部的數字邏輯的基本構建模塊被稱為slice，每個slice由多個觸發器和查詢表(LUT)組成。上一代的Virtex-II FPGA使用4-輸入的LUT，以支持高達16種數字邏輯賦值的組合。而新型的Virtex-5 FPGA使用了6-輸入的LUT，以支持高達64種組合，從而提高了您在每個slice中可實現的邏輯的數量。此外，這些slice相互緊密布置，以減少電子的傳輸時延并提高整體執行速率。對于LabVIEW FPGA應用這意味著什么？單周期定時循環結構利用6-輸入的LUT顯著地提高了資源的利用率。這意味著您可以優化更多的LabVIEW FPGA代碼以載入Virtex-5 FPGA，并在每個時鐘周期內完成更多的操作。