摘要：在高性能雷達信號處理機研制中，高速串行總線正逐步取代并行總線。業界廣泛使用的Xilinx公司Virtex-6系列FPGA支持多種高速串行通信協議，本文針對其中較為常用的Aurora 8B/10B和PCI Express 2.0，Serial RapidIO 2.0三種協議進行了測試及對比分析。首先搭建了基于Virtex-6 FPGA的高速串行協議測試平臺；然后設計并分別實現了三種協議的高速數據通信，測算了協議的實際傳輸速率；最后結合測試結果，從協議層次結構、鏈路數目、鏈路線速率、數據傳輸方式、協議開銷、拓撲結構、設備尋址方式、應用領域等方面對三種協議進行了比較。本文研究工作可為三種協議的選用、測試和工程實現提供參考。

1 引言

隨著雷達帶寬和AD采樣率的提高，在高性能雷達信號處理機研制中，系統對數據傳輸帶寬的要求不斷增加，高速串行總線正逐步取代傳統的并行總線。

Xilinx公司推出的Virtex-6系列FPGA，在片上集成了固化的GTX模塊，以提供高速串行通信支持。同時Xilinx公司提供有多種串行通信協議IP核，便于用戶進行開發。Aurora 8B/10B，PCI Express 2.0和Serial RapidIO 2.0是其中較為常用的三種協議。目前已有眾多文獻涉及到三種協議基于FPGA的實現方案[2][3][4]。然而這些方案未能充分發揮協議性能，存在線速率較低（僅為2.5Gb/s）或未實現多通道綁定。針對上述問題，本文基于Virtex-6 FPGA，分別實現了三種協議在4x鏈路，5.0Gb/s線速率模式下的數據通信，測得協議的實際傳輸速率，并對三種協議的特點與應用進行了對比分析。

2 測試平臺簡介

本文以實驗室自行開發設計的PCIe光纖接收處理板（以下簡稱測試電路板）為測試平臺。測試電路板的結構圖和實物圖分別如圖1，圖2所示。其中，FPGA選用XC6VLX240T-2FF1156，該芯片含20個GTX收發器，鏈路線速率可達6.6Gb/s。DSP選用TMS320C6678，該芯片含有SRIO接口，支持1x、2x和4x鏈路。光電轉換模塊選用FCBG410QB1C10，它包含4條鏈路，帶寬可達40Gb/s。故而測試電路板的硬件設計符合本測試對數據傳輸速率的要求。

?

圖1　測試電路板模塊結構和鏈路連接圖

?

?

如圖3所示，將測試電路板插入服務器主板的PCIe插槽中，并將光纖接入測試電路板，完成測試平臺的搭建。本測試中，PCI Express 2.0協議用于實現FPGA與服務器的數據通信，Serial RapidIO 2.0協議用于實現FPGA與DSP的數據通信，Aurora 8B/10B協議用于實現FPGA的光纖自發自收通信。由于三種協議都在物理層進行8B/10B編碼，故在本測試工作模式下，它們的極限速率均為。
? ? ? ? ? ? ? ? ?

3 AURORA 8B/10B通信測試

Aurora 8B/10B協議是Xilinx公司針對高速傳輸開發的一種可裁剪的輕量級鏈路層協議，通過一條或多條串行鏈路實現兩設備間的數據傳輸。協議Aurora協議可以支持流和幀兩種數據傳輸模式，以及全雙工、單工等數據通信方式[5]。

本測試中，Aurora 8B/10B IP核配置為雙工、流模式，參考時鐘頻率250MHz。

使用ChipScope軟件觀察FPGA相關信號如圖4所示。觀察RX_SRC_RDY_N可以發現，平均每4992周期出現7個周期的數據無效信號。由于接收數據時鐘頻率為250MHz，數據位寬為64bit，故本測試中，Aurora 8B/10B協議單向傳輸速率為:

?

下面分析協議理論傳輸速率和實際通信效率。該協議的幀格式比較簡單，除2字節的起始標志，2字節終止標志和至多1字節的填裝字符外，其余為數據部分。本測試采用的流模式是以無結尾的幀方式實現。故協議除8B/10B編碼外，基本上不存在其他開銷。故根據(1)式可得，協議的理論速率為2.0GB/s，協議的實際通信效率為99.75%。