国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCIe發(fā)展歷程與相關(guān)概念

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-08-02 09:45 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

PCIe規(guī)范由PCISIG組織進(jìn)行發(fā)布的,PCISIG其英文全稱為:Peripheral Component Interconnect Special Interest Group(外圍部件互連專業(yè)組),簡稱PCISIG。


該組織擁有并管理著開放式行業(yè)標(biāo)準(zhǔn)——PCI規(guī)范。隨著行業(yè)的I/O需求的發(fā)展,該組織負(fù)責(zé)定義和實(shí)現(xiàn)新的行業(yè)標(biāo)準(zhǔn)I/O(輸入/輸出)規(guī)范。目前,全球共有900多家業(yè)界領(lǐng)先公司成為了PCI-SIG成員。

00541782-1202-11ed-ba43-dac502259ad0.jpg

看下PCIe發(fā)展歷程:

00a01e02-1202-11ed-ba43-dac502259ad0.jpg

PCIE相關(guān)概念:

傳輸速率為每秒傳輸量GT/s,而不是每秒位數(shù)Gbps,因?yàn)閭鬏斄堪ú惶峁╊~外吞吐量的開銷位;比如 PCIe 1.x和PCIe 2.x使用8b / 10b編碼方案,導(dǎo)致占用了20% (= 2/10)的原始信道帶寬。

GT/s —— Giga transation per second (千兆傳輸/秒),即每一秒內(nèi)傳輸?shù)拇螖?shù)。重點(diǎn)在于描述物理層通信協(xié)議的速率屬性,可以不和鏈路寬度等關(guān)聯(lián)。

Gbps —— Giga Bits Per Second (千兆位/秒)。GT/s 與Gbps 之間不存在成比例的換算關(guān)系。

PCIE帶寬計(jì)算

PCIe 吞吐量(可用帶寬)計(jì)算方法:

吞吐量 = 傳輸速率 * 編碼方案

例如:PCI-e2.0 協(xié)議支持 5.0 GT/s,即每一條Lane 上支持每秒鐘內(nèi)傳輸 5G個Bit;但這并不意味著 PCIe 2.0協(xié)議的每一條Lane支持 5Gbps 的速率。

為什么這么說呢?因?yàn)镻CIe 2.0 的物理層協(xié)議中使用的是 8b/10b 的編碼方案。即每傳輸8個Bit,需要發(fā)送10個Bit;這多出的2個Bit并不是對上層有意義的信息。

那么, PCIe 2.0協(xié)議的每一條Lane支持 5 * 8 / 10 = 4 Gbps = 500 MB/s 的速率。

以一個PCIe 2.0 x8的通道為例,x8的可用帶寬為 4 * 8 = 32 Gbps = 4 GB/s。

同理,

PCI-e3.0 協(xié)議支持 8.0 GT/s, 即每一條Lane 上支持每秒鐘內(nèi)傳輸 8G個Bit。

而PCIe 3.0 的物理層協(xié)議中使用的是 128b/130b 的編碼方案。即每傳輸128個Bit,需要發(fā)送130個Bit。

那么, PCIe 3.0協(xié)議的每一條Lane支持 8 * 128 / 130 = 7.877 Gbps = 984.6 MB/s 的速率。

一個PCIe 3.0 x16的通道,x16 的可用帶寬為 7.877 * 16 = 126.031 Gbps = 15.754 GB/s。

由此可計(jì)算出上表中的數(shù)據(jù)

目前,僅有Intel的企業(yè)級SLC固態(tài)盤Ruler SSD直接以PCIe 5.0規(guī)范做傳輸設(shè)計(jì)。

為應(yīng)對各領(lǐng)域日益增長的超高速帶寬需求,英特爾推出了全新的互聯(lián)協(xié)議Compute EXpress Link(CXL),面向超極數(shù)據(jù)中心,高性能計(jì)算和AI等領(lǐng)域,可有效解決未來所遇到的負(fù)載瓶頸。

據(jù)了解,Compute Express Link(CXL)1.0協(xié)議能幫助CPUGPUFPGA或其他加速器之間實(shí)現(xiàn)高效高速互聯(lián),帶來更高的帶寬和更好的內(nèi)存一致性。CXL基于PCIe 5.0基礎(chǔ)上打造,采用常規(guī)PCI-Express接口,并向下兼容當(dāng)前設(shè)備,不用通過專門接口也能實(shí)現(xiàn)很好兼容,大大簡化服務(wù)器硬件設(shè)計(jì)難度,降低了整體系統(tǒng)成本。

00cae6f0-1202-11ed-ba43-dac502259ad0.jpg

具體性能表現(xiàn)未透露,不過已知PCIe 5.0理論帶寬速率是PCIe gen 4.0兩倍(單通道32Gbps),毋庸置疑CXL 1.0的到來勢必會大大提升平臺性能。

與此同時,英特爾還宣布與華為、思科、戴爾易安信、Facebook、阿里巴巴集團(tuán)、谷歌、惠普以及微軟等成立共同合作發(fā)展聯(lián)盟,與聯(lián)盟成員共享技術(shù)成果,并共同持續(xù)開發(fā)。

00ea1854-1202-11ed-ba43-dac502259ad0.jpg

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 通信協(xié)議
    +關(guān)注

    關(guān)注

    28

    文章

    1092

    瀏覽量

    42182
  • PCIe
    +關(guān)注

    關(guān)注

    16

    文章

    1461

    瀏覽量

    88467
  • 物理層
    +關(guān)注

    關(guān)注

    1

    文章

    170

    瀏覽量

    35653

原文標(biāo)題:PCIe 5.0 標(biāo)準(zhǔn)

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    概念產(chǎn)品】后置熱插拔雙盤位硬盤盒,讓PCIe插槽秒變磁盤陣列

    CP152-1是一款概念PCIe存儲適配卡,旨在探索市場對于具備內(nèi)置RAID1功能的緊湊型、后置可更換的2.5英寸SATASSD/HDD解決方案的需求。通過采用雙插槽PCIe形態(tài)
    的頭像 發(fā)表于 03-06 11:24 ?210次閱讀
    【<b class='flag-5'>概念</b>產(chǎn)品】后置熱插拔雙盤位硬盤盒,讓<b class='flag-5'>PCIe</b>插槽秒變磁盤陣列

    【「芯片設(shè)計(jì)基石——EDA產(chǎn)業(yè)全景與未來展望」閱讀體驗(yàn)】--EDA了解與發(fā)展概況

    與創(chuàng)新能力、人才稀缺性。 二.EDA發(fā)展概況 EDA的發(fā)展歷程主要經(jīng)歷四個階段,分別為CAD(計(jì)算機(jī)輔助設(shè)計(jì))階段、CAE(計(jì)算機(jī)輔助工程)、EDA系統(tǒng)設(shè)計(jì)階段、當(dāng)代EDA階段。 全球EDA市場格局
    發(fā)表于 01-19 21:45

    新思科技在中國30周年的發(fā)展歷程回顧

    ;為主題,回顧了新思科技與中國半導(dǎo)體產(chǎn)業(yè)并肩前行、共同發(fā)展歷程。他強(qiáng)調(diào),新思科技始終秉持"讓明天更有新思"的初心,從技術(shù)提供者成長為產(chǎn)業(yè)共建者,未來將繼續(xù)與開發(fā)者攜手,共同推動科技創(chuàng)新與產(chǎn)業(yè)變革。
    的頭像 發(fā)表于 10-09 11:23 ?859次閱讀

    嵌入式接口通識知識之PCIe接口

    1.1 基礎(chǔ)概念PCIe的全稱是Peripheral Component Interconnect Express,譯為外設(shè)組件互連擴(kuò)展總線,是一種高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn),用于連接計(jì)算機(jī)
    發(fā)表于 08-21 16:51

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)17:PCIe加速模塊設(shè)計(jì)

    PCIe加速模塊負(fù)責(zé)實(shí)現(xiàn)PCIe傳輸層任務(wù)的處理,同時與NVMe層進(jìn)行任務(wù)交互。如圖1所示,PCIe加速模塊按照請求發(fā)起方分為請求模塊和應(yīng)答模塊。請求模塊負(fù)責(zé)將內(nèi)部請求事務(wù)轉(zhuǎn)化為配置管理接口信號或
    發(fā)表于 08-07 18:57

    寶馬集團(tuán)車載總線技術(shù)的發(fā)展歷程

    在汽車電子架構(gòu)的演進(jìn)歷程中,寶馬集團(tuán)始終扮演著技術(shù)先鋒的角色。隨著城市化進(jìn)程的加快和技術(shù)日益發(fā)展,寶馬從早期簡單的LIN總線到如今高性能的CANFD總線,寶馬通過不斷創(chuàng)新,推動了車載通信技術(shù)的迭代
    的頭像 發(fā)表于 07-25 14:12 ?2280次閱讀

    PCIe協(xié)議分析儀能測試哪些設(shè)備?

    (如PCIe轉(zhuǎn)NVMe/U.2盤柜) 測試場景:測試PCIe轉(zhuǎn)接卡或擴(kuò)展塢的性能,驗(yàn)證其對信號完整性的影響。 應(yīng)用價值:確保擴(kuò)展設(shè)備在高速數(shù)據(jù)傳輸場景下的穩(wěn)定性。 五、電源與熱管理相關(guān)設(shè)備 電源管理
    發(fā)表于 07-25 14:09

    鴻蒙發(fā)展歷程

    【HarmonyOS 5】鴻蒙發(fā)展歷程 ##鴻蒙開發(fā)能力 ##HarmonyOS SDK應(yīng)用服務(wù)##鴻蒙金融類應(yīng)用 (金融理財(cái)# 一、鴻蒙 HarmonyOS 版本年代記 鴻蒙 1.0: 2019
    的頭像 發(fā)表于 07-07 11:41 ?2157次閱讀

    智能氮?dú)夤竦?b class='flag-5'>發(fā)展歷程和前景展望

    智能氮?dú)夤竦?b class='flag-5'>發(fā)展歷程大致可以分為早期階段、自動化控制時期和智能化轉(zhuǎn)型三個階段。1)早期階段:最初的氮?dú)夤裰饕亲鳛榛镜姆莱薄⒎姥趸鎯υO(shè)備,采用手動或半自動的方式控制氮?dú)獾难a(bǔ)充,監(jiān)測手段相對簡單
    的頭像 發(fā)表于 06-03 11:01 ?590次閱讀
    智能氮?dú)夤竦?b class='flag-5'>發(fā)展</b><b class='flag-5'>歷程</b>和前景展望

    nvme IP開發(fā)之PCIe

    PCIe 體系結(jié)構(gòu) 常見的PCIe總線系統(tǒng)結(jié)構(gòu)如圖1所示,其中主要包含三種設(shè)備,分別是根復(fù)合體(RootComplex,RC)、Switch 和終端設(shè)備(EndPoint,EP)。 圖1 PCIe
    發(fā)表于 05-17 14:54

    混合信號設(shè)計(jì)的概念、挑戰(zhàn)與發(fā)展趨勢

    本文介紹了集成電路設(shè)計(jì)領(lǐng)域中混合信號設(shè)計(jì)的概念、挑戰(zhàn)與發(fā)展趨勢。
    的頭像 發(fā)表于 04-01 10:30 ?1733次閱讀

    csu34f20的歷程

    請問csu34f20的歷程哪里有,請發(fā)到2209453423@qq.com謝謝
    發(fā)表于 03-17 16:07

    集成電路和光子集成技術(shù)的發(fā)展歷程

    本文介紹了集成電路和光子集成技術(shù)的發(fā)展歷程,并詳細(xì)介紹了鈮酸鋰光子集成技術(shù)和硅和鈮酸鋰復(fù)合薄膜技術(shù)。
    的頭像 發(fā)表于 03-12 15:21 ?1975次閱讀
    集成電路和光子集成技術(shù)的<b class='flag-5'>發(fā)展</b><b class='flag-5'>歷程</b>