摘 要：為了對障礙物距離精確測量，基于最新Zedboard FPGA（現場可編程邏輯陣列）開發板，采用軟硬件協同的設計 方法，設計了障礙物距離測量系統的軟硬件。系統為智能小車平臺提供了完整的距離測量服務，測距范圍能夠達到2cm~4.5m，精度可達0.2cm。該設計包含從底層硬件電路設計、可編程邏輯IP（IntellectualProperty）核設計、到Linux設備驅動的設計全部流程，對于在Zynq?7000FPGA上軟硬件從事開發的人員有一定的參考價值。

隨著集成電路的制造和應用技術的快速發展，嵌入式系統的性能也不斷提升，已經被廣泛應用于工業控制、航空航天、軍事以及消費電子等領域。在硅工藝的發展以及市場推動下，Xilinx公司推出了基于7系列FPGA的新一代全可編程（AllProgrammable）Zynq?7000系列產品。該系列產品，集成了嵌入式領域集大成者——雙核ARM CortexA9處理器和7系列28nm工藝FPGA芯片。Zedboard正是這樣一款基于Zynq?7000產品的實驗 開發板卡，提供了軟件和硬件設計的更多可能。本文基于目前FPGA業界最先進的Zedboard FPGA（現場可編程邏輯陣列）開發板，從底層硬件電路設計、可編程邏輯IP（IntellectualProperty）核設計、到Linux設備驅動的設計，實現了障礙物距離測量的軟硬件系統，并在智能小車平臺上，實現了距離測量服務。該方法對于在Zynq?7000FPGA上軟硬件的開發具有指導作用。

1、系統設計

傳統上，FPGA中嵌入處理器內核，都是以FPGA為 主、處理器為輔，設計思路以可編程邏輯為主。然而新一代全可編程的Zynq?7000采取不同的思路，它是以處理器為主，FPGA為輔。FPGA變成了ARM處理器的一個協處理器[1]。圖1為Zynq?7000SoC芯片的結構圖。 簡單來說，Zynq由PS和PL兩部分組成：PS（Pro?cessingSystem，處理系統）相當于一片ARM芯片，而PL （ProgrammableLogic，可編程邏輯）相當于一片FPGA芯片。

圖1：Zynq結構圖

PS系統結構為：雙核A9處理器，其是整個平臺的控制中心，處理速度高達1GHz，可通過NEON擴展及單精度浮點單元進行增強，擁有32KB指令及數據L1 緩存，統一的512KBL2緩存和256KB片上存儲器；存儲接口，用以管理片內系統的存儲狀態，包含DDR3，DDR2和LPDDR2動態存儲控制器和兩個QSPI，NANDFLASH及NORFLASH控制器；通用外設，PS中的通用外設是ARM直接和外部設備通信的接口，含SPI，I2C， CAN，UART，GPIO，USB2.0等；其他組成部分。

PL部分結構為：低功耗可編程邏輯，包含28K~ 350K個邏輯單元，240K~2180K可擴展式BlockRAM和80~900個DSPSlice；XADC，為PL內置的12b模/數轉換器；通用/定制外設，PL中的外設是PL中的器件和 外部通信的接口。在ARM接口不夠用時，可以利用PL的外設接口。PS和PL之間的數據交互，則是通過AXI（AdvancedeXtensibleInterface）接口實現的。具體有：高性能AXI接口（HighPerformanceAXISlavePorts），共4個；通用AXI接口，包括兩個主設備接口和兩個從設備接口，共4個；加速一致性端口，是ARM多核架構下定義的一種接口。

根據Zynq結構特點，在應用系統結構設計時注意，使用由Zynq這樣一款功能強大的SoC芯片，與一般的ARM芯片不同，與常用的FPGA，更存在區別。它要求 硬件和軟件之間進行協同設計，共同實現既定的性能指標要求。在SoC設計中，IP（IntellectualProperty，知識產權）核重用技術是一個很重要的概念，它是軟硬件協同設計的關鍵，通過標準化IP核可以實現模塊復用，可以完成大規模的、復雜的SoC設計[3]。

本文以一個超聲波測距系統為例，介紹如何在ZynqSoC上，定制IP、設計Linux設備驅動等，并完整的闡述了從硬件到軟件的設計流程。設計的系統結構如圖2所示。PS上，運行Linux操作系統，為LinaroUbuntu發行版。根據文獻[2]的指導操作，使用Xilinx公司的開發軟件完成配置，使PS可以運行操作系統。

圖2：系統結構圖

PL部分按照系統控制的需求進行定制。設計基于 XilinxAXI總線的超聲波處理外設IP核，與外部的超聲波發射和接收電路交互。在Linux操作系統下，這個IP核就成為了一個設備，這就需要編寫相應的設備驅動程序，實現超聲波測距功能的封裝。