2.2.2量化
量化過(guò)程就是將經(jīng)過(guò)二維離散余弦變換后得到的頻域系數(shù)，根據(jù)重要性的不同，分別除以不同的量化步長(zhǎng)，從而得到量化結(jié)果，具體實(shí)現(xiàn)框圖略——編者注。為了提高處理速度，采用乘法運(yùn)算代替除法運(yùn)算，本文中使用的量化步長(zhǎng)是將JPEG標(biāo)準(zhǔn)推薦量化表的倒數(shù)乘以211后得到的，并存儲(chǔ)在ROM中，經(jīng)過(guò)量化后，將計(jì)算結(jié)果右移11位即恢復(fù)為實(shí)際的量化結(jié)果。

2.2.3Z字掃描
經(jīng)過(guò)量化處理后，每個(gè)8×8圖像子塊中將出現(xiàn)很多值為0的高頻分量，主要集中在8×8矩陣的右下角，使用Z字形掃描的方式將8×8的二維系數(shù)矩陣變成一維數(shù)據(jù)流（第一個(gè)為DC系數(shù)，其余63個(gè)為AC系數(shù)），這樣可以使0值分量集中，以便之后的數(shù)據(jù)編碼，具體實(shí)現(xiàn)框圖略——編者注。

2.2.4熵編碼
為了減少圖像的編碼長(zhǎng)度，要對(duì)Z字掃描后的DC系數(shù)和AC系數(shù)做基于統(tǒng)計(jì)特性的熵編碼，該部分主要是DC系數(shù)根據(jù)直流Huffman編碼表進(jìn)行差分編碼，AC系數(shù)先進(jìn)行行程長(zhǎng)度編碼，再根據(jù)交流Huffman編碼表進(jìn)行編碼，實(shí)現(xiàn)框圖如圖3所示。其中Huffman編碼模塊是將JPEG標(biāo)準(zhǔn)推薦的Huffman編碼表存儲(chǔ)在ROM中，通過(guò)查表的方式實(shí)現(xiàn)Huffman編碼。

?

圖3 編碼實(shí)現(xiàn)框圖

3實(shí)驗(yàn)及結(jié)果分析
本系統(tǒng)實(shí)驗(yàn)平臺(tái)略——編者注，該實(shí)驗(yàn)硬件平臺(tái)主要包括以下幾個(gè)部分：①Kinect傳感器，生成分辨率為640×480的數(shù)字圖像數(shù)據(jù);
②搭載有XC7Z020CLG484芯片的ZedBoard開(kāi)發(fā)板，實(shí)現(xiàn)JPEG圖像壓縮系統(tǒng);
③無(wú)線路由器，連接ZedBoard與PC機(jī)，實(shí)現(xiàn)以太網(wǎng)通信。

本實(shí)驗(yàn)中，Zynq SoC平臺(tái)ARM部分移植了Ubuntu Linux操作系統(tǒng)，由OpenNI驅(qū)動(dòng)程序獲取Kinect傳感器生成的圖像數(shù)據(jù)，進(jìn)行色彩空間的變換得到亮度分量Y，重排序后通過(guò)AXI_HP總線傳輸給FPGA部分。FPGA部分讀取ARM端預(yù)處理后的圖像數(shù)據(jù)，然后進(jìn)行圖像壓縮編碼。實(shí)現(xiàn)640×480像素灰度圖像壓縮編碼算法的FPGA資源占用量如表1所列，算法實(shí)現(xiàn)中涉及640×480尺寸數(shù)據(jù)的存儲(chǔ)，因此消耗了較多的BRAM資源。FPGA部分完成圖像壓縮編碼后，便將壓縮后的數(shù)據(jù)通過(guò)AXI_HP總線傳輸回ARM部分，最后通過(guò)以太網(wǎng)傳輸壓縮后圖像數(shù)據(jù)到PC端，進(jìn)行實(shí)時(shí)解碼顯示。

?

經(jīng)過(guò)實(shí)驗(yàn)測(cè)試，ARM端CPU運(yùn)行時(shí)鐘頻率為667 MHz，完成一幅圖像數(shù)據(jù)的采集、預(yù)處理等操作，需要耗時(shí)約14 ms；FPGA端運(yùn)行時(shí)鐘頻率為100 MHz，完成ARM端預(yù)處理后數(shù)據(jù)的讀取、圖像壓縮編碼等操作，需要307 251個(gè)時(shí)鐘周期，耗時(shí)3.07 ms。由于不同復(fù)雜度的圖像壓縮后數(shù)據(jù)量不一樣，所以每幅圖像壓縮后數(shù)據(jù)傳輸回ARM端的時(shí)間也不一樣。如圖4所示的實(shí)驗(yàn)測(cè)試圖樣，在具有大量圖像細(xì)節(jié)的情況下，本系統(tǒng)實(shí)現(xiàn)的壓縮比為13.81，經(jīng)過(guò)FPGA算法壓縮完成后的數(shù)據(jù)傳輸回ARM需耗時(shí)0.03 ms，完成圖像壓縮處理的時(shí)間總消耗不超過(guò)17.5 ms。針對(duì)Kinect傳感器30 fps的幀率而言，該系統(tǒng)在一個(gè)圖像周期內(nèi)足以完成圖像壓縮處理操作，具備良好的實(shí)時(shí)性。

圖4所示為隨機(jī)獲取兩幅圖像的實(shí)驗(yàn)測(cè)試結(jié)果，測(cè)試結(jié)果表明，該系統(tǒng)在獲得較大壓縮比的同時(shí)，保留了原始圖片的關(guān)鍵信息，能滿足實(shí)際應(yīng)用需求。

?

圖4 實(shí)驗(yàn)測(cè)試結(jié)果

結(jié)語(yǔ)
本文主要介紹了一個(gè)基于Zynq SoC的JPEG圖像壓縮系統(tǒng)的實(shí)現(xiàn)過(guò)程。該系統(tǒng)按照處理流程劃分為圖像數(shù)據(jù)獲取、圖像編碼處理以及壓縮后數(shù)據(jù)傳輸3個(gè)部分。本文創(chuàng)新性的采用了ARM與FPGA軟硬件協(xié)同設(shè)計(jì)的方式對(duì)JPEG圖像壓縮系統(tǒng)進(jìn)行了高效實(shí)現(xiàn)，充分結(jié)合了ARM與FPGA各自在開(kāi)發(fā)上的特點(diǎn)，并采用Zynq片上高性能AXI_HP總線實(shí)現(xiàn)了ARM與FPGA核間高速通信。