5．DSP模塊

DSP模塊是System Generator的核心，該庫(kù)包含了所有常用的DSP模塊，其簡(jiǎn)要說(shuō)明如表1-6所列。

表1-6 DSP模塊的說(shuō)明列表

6．?dāng)?shù)學(xué)運(yùn)算模塊 (Math)

數(shù)學(xué)運(yùn)算是任何程序所不可避免的，Xilinx提供了豐富的數(shù)學(xué)運(yùn)算庫(kù)，包括基本四則運(yùn)算、三角運(yùn)算以及矩陣運(yùn)算等，其簡(jiǎn)要說(shuō)明如表1-7所列。

表1-7 數(shù)學(xué)運(yùn)算模塊的說(shuō)明列表

7．存儲(chǔ)器模塊 (Memory)

該庫(kù)包含了所有Xilinx存儲(chǔ)器的Logic Core，其簡(jiǎn)要說(shuō)明如表1-8所列。

表1-8 存儲(chǔ)器模塊的說(shuō)明列表

8．共享儲(chǔ)存器模塊
without it
共享存儲(chǔ)器模塊主要用于共享存儲(chǔ)器操作。

表1-9 共享存儲(chǔ)器模塊的說(shuō)明列表

9．工具模塊 (Tools)

工具模塊包含了FPGA設(shè)計(jì)流程中常用的ModelSim、ChipScope、資源評(píng)估等模塊以及算法設(shè)計(jì)階段的濾波器設(shè)計(jì)等模塊。該庫(kù)的模塊在設(shè)計(jì)中起輔助作用，都是設(shè)計(jì)工具，一般不能生成HDL設(shè)計(jì)，其簡(jiǎn)要說(shuō)明如表1-10所列。

表1-10 工具模塊的說(shuō)明列表

(二)．FPGA邊界定義模塊

System Generator是FPGA實(shí)現(xiàn)和算法開發(fā)之間橋梁，通過(guò)兩個(gè)標(biāo)準(zhǔn)模塊“Gateway In”和“Gateway Out”來(lái)定義Simulink仿真模型中FPGA的邊界。“Gateway In”模塊標(biāo)志著FPGA邊界的開始，能夠?qū)⑤斎氲母↑c(diǎn)轉(zhuǎn)換成定點(diǎn)數(shù)。“Gateway Out”模塊標(biāo)志著FPGA邊界的結(jié)束，將芯片的輸出數(shù)據(jù)轉(zhuǎn)換成雙精度數(shù)。在Simulink環(huán)境中雙擊這兩個(gè)模塊會(huì)彈出配置對(duì)話框，可以設(shè)定不同的轉(zhuǎn)換規(guī)則，如圖1-1所示。

圖1-1 轉(zhuǎn)換模塊示意圖

3．System Generator標(biāo)志

每個(gè)System Generator應(yīng)用框圖都必須至少包含一個(gè)System Generator標(biāo)志，如圖1-2所示，否則會(huì)提示錯(cuò)誤。標(biāo)志模塊用來(lái)驅(qū)動(dòng)整個(gè)FPGA實(shí)現(xiàn)過(guò)程，不與任何模塊相連。雙擊標(biāo)志模塊，可以打開屬性編輯框，能夠設(shè)置目標(biāo)網(wǎng)表、器件型號(hào)、目標(biāo)性能以及系統(tǒng)時(shí)鐘頻率等指標(biāo)。

圖1-2 System Generator標(biāo)志模塊示意圖

4．建立簡(jiǎn)易的DSP設(shè)計(jì)

一旦定義了FPGA邊界就可以通過(guò)Xilinx DSP模塊集合來(lái)建立各種DSP設(shè)計(jì)，包括濾波器、存儲(chǔ)器、算術(shù)運(yùn)算器、邏輯和比特操作器等豐富資源，每個(gè)模塊都有詳細(xì)的工作頻率和比特寬度定義。標(biāo)準(zhǔn)的Simulink模塊不能在“Gateway In”和“Gateway Out”之間使用，但常用來(lái)產(chǎn)生測(cè)試數(shù)據(jù)以及對(duì)FPGA的輸出數(shù)據(jù)進(jìn)行處理和分析。下面給出一個(gè)簡(jiǎn)單的FPGA系統(tǒng)設(shè)計(jì)實(shí)例。

例1-1 使用System Generator建立一個(gè)3輸入（a、b、c）的DSP48 模塊的計(jì)算電路，使得輸出p=c+a*b，并利用標(biāo)準(zhǔn)的Simulink模塊對(duì)延遲電路進(jìn)行功能驗(yàn)證。

1）打開Simulink庫(kù)瀏覽器并建立一個(gè)新的Simulink模型，并保存為mydsp.mdl。

2）在瀏覽器中選擇Xilinx DSP48 Macro 3.0 模塊，并將其拖拽到my_DSP.mdl；按照同樣的方法添加邊界定義模塊以及System Generator標(biāo)志模塊。

3）為了測(cè)試DSP計(jì)算電路，添加Simulink標(biāo)準(zhǔn)庫(kù)中的常數(shù)模塊（Constant）和顯示器（Display）模塊。其中常數(shù)模塊用于向DSP計(jì)算電路灌數(shù)據(jù)，作為測(cè)試激勵(lì)；顯示器則用于觀測(cè)輸出數(shù)據(jù)。

4）連接模塊，將所有的獨(dú)立模塊連成一個(gè)整體。其中Xilinx模塊之間的端口可以直接相互連接，直接從一個(gè)端口拖拽鼠標(biāo)到另一個(gè)端口來(lái)完成，或選中目標(biāo)模塊，按住Ctrl鍵，再點(diǎn)擊要連接的模塊，Simulink即可自動(dòng)將兩個(gè)模塊連接起來(lái)；而Xilinx模塊和非Xilinx模塊之間的連接則需要邊界模塊（Gateway）來(lái)銜接。經(jīng)過(guò)連接的設(shè)計(jì)如圖1-3所示。

圖1-3 延遲模塊以及測(cè)試平臺(tái)的組成架構(gòu)