摘 要：采用IP核的設計方法，將外設組件互連標準(PCI)總線接口與具體功能應用集成在一個FPGA上芯片， 提高了系統的集成度。在對PCI IP核進行概述的基礎上，介紹了IP核的設計方法，實現了PCI總線接口，并設計DMA 控制器解決了接口和主機間的數據傳輸瓶頸問題，最后說明了驅動程序的設計方法。通過在PCI機箱的實驗測試，設計在功能和時序上均符合PCI技術規范，而且硬件工作穩定可靠，達到預期目標。

0引言

外設組件互連標準（PeripheralComponentInterconnection，PCI）是一種由Intel公司1991年推出的用于局部總線的標準。PCI總線位寬32bit工作頻率33MHz，數據速率132Mbps，同時支持總線寬度擴展到64bit， 工作頻率66MHz，數據速率528Mbps。PCI總線具有即插即用，中斷共享，高速 數據傳輸等功能 ［1，2］ 。

PCI總線系統可以滿足通信與網絡的需求，在 嵌入式系統中具有廣泛的應用前景。尤其是很多其 他的總線，如PXI和PCIE都是由PCI總線發展而來的。嵌入式系統可以在PCI總線上安裝各種擴展卡以實現不同的功能?？偩€的定義對協議、時序、負載、電器性能和機械性能都有嚴格的規定，充分保證運行的可靠性和兼容性。

PCI總線接口的主要完成不同信號環境間的轉換，使得數據傳輸可以順暢進行。

1PCI總線接口

PCI總線接口的實現方法有很多種。設計者可 以根據實現的難度， 成本以及板卡的尺寸限制等實際情況加以選擇［3，4］

1.1 專用接口芯片
如PLX公司的PCI9054、 PCI9656等。采用這些芯片的優點是可靠性高，設計者可以避開復雜的PCI 總線接口關系。缺點是用戶可能只是用到部分功能， 會造成一定的資源浪費，并且設計上也缺乏靈活性。

1.2 專用IP核
優點是開發速度快，靈活性好，縮短開發周期。缺點是IP核價格昂貴。例如Xilinx公司的LogiCore。

1.3自行開發
CPLD或FPGA自行設計。優點是可以靈活實現PCI功能。節省系統的邏輯資源，方便系統升級。缺點是需要詳細了解PCI總線協議，實現難度大。

2 XilinxPCIIP核概述

Xilinx公司的PCIIP核版本是Initiator/Target v4．13forPCI。此IP核支持存儲器讀寫、I/O讀寫、配置空間讀寫3種讀寫方式。其最多有3個地址空間，每個大小都可根據用戶需要具體設置。如果有 不使用的BAR最好被禁用，以優化其性能 ［5，6］ 。

PCIIP核對FPGA設備是預先實現和經過驗證的模型。在FPGA芯片內的管腳定義和資源的相關位置是定義好的，利用用戶約束文件控制關鍵路徑以確保設計的PCI接口的時序滿足要求。用戶通過選擇合適的芯片和用戶約束文件，包括管腳定義約 束和時序約束， 以滿足運行在33/66MHzPCI時鐘下的時序要求。每種芯片和封裝都有特定的時序約束來保證接口的性能，所以用戶約束文件最好是在IP核推薦文件的基礎上增加用戶部分的時序約束。

此IP核文件還提供仿真測試文件，用戶可以改 變參數和時序， 完成應用設計后對頂層文件進行仿真驗證設計功能的正確性。

其主要的功能是將左邊復雜的PCI接口信號轉換成右邊的用戶接口數據和控制信號，完成用戶設備與PCI總線的信息傳遞。具體應用時只需要關心 用戶側的信號， 具有很強的靈活性。根據用戶性質的不同，用戶側的信號分為相對簡單的2組獨立的Target（被動）模式和Initiator（主動）模式的信號。用戶根據實際需要來確定應用哪種模式，并選用相應控制信號和狀態機信號作為接口。

3 應用說明

3.1 Target操作
PCIIP核支持Target模式下的單個數據傳輸和多個數據傳輸。而且只要涉及到Initiator模式的數據傳輸就必須用到Target模式的接口，反之是不需要的。下面對Target模式下用戶側重要信號進行簡 單介紹［6］ 。
ADDR_VLD：地址總線上的地址有效；
S_DATA_VLD：ADIO_OUT總線上的數據有效；
S_WREN：‘1’標志Target寫，‘0’標志Target讀；
S_CBE［3：0］：總線命令和字節有效；
BASE_HIT［7：0］：基地址寄存器譯碼；
S_READY：數據傳輸準備好； S_DATA：設備處于數據傳輸狀態。

3.2 Initiator操作
IP核作為PCI總線主設備進行Initiator寫操作時， DMA控制器與Initiator控制邏輯模塊共同將FIFO緩存輸出的數據通過DMA操作發送到IP核 的本地端；Initiator讀操作時， Initiator控制邏輯模塊將IP核本地端的數據通過DMA操作發送到FIFO緩存的輸入端。下面對Initiator模式下用戶側重要信號進行簡單介紹。
REQUEST：用來請求Initiator傳輸；
M_DATA_VLD：總線發生數據傳輸；
M_SRC_EN：數據指針增加；
M_READY：準備好傳輸數據；
M_ADDR_N：表示當前操作的地址；
M_DATA：表示數據傳輸的狀態。