基于Zynq的圖像視頻處理、顯示平臺

1、概述

首先，我們來看一下Xilinx Application Note中經(jīng)常出現(xiàn)的一副結(jié)構(gòu)圖，圖1所示，當然不可能所有圖都一樣，在結(jié)構(gòu)上大同小異吧。這是一個比較典型的圖像、視頻處理平臺的結(jié)構(gòu)圖。

1.1、捕獲

視頻通過HDMI 接口進來，然后經(jīng)Video Input模塊做格式變換，送入VDMA，該VDMA的作用是把數(shù)據(jù)送入在DDR3中所開辟的幀存中去。

另一種是通過攝像頭等設(shè)備獲取視頻源，經(jīng)PS/PL將數(shù)據(jù)送入DDR3。就我目前的水平而言，個人感覺從PL部分將視頻流送入DDR3最簡單的方法是通過VDMA的axi4-stream接口，換句話說，將視頻流轉(zhuǎn)換為axi4-stream會降低處理難度，這種轉(zhuǎn)換和Video Input模塊的工作是類似的。

1.2、處理

該部分包含兩個VDMA和一個視頻處理模塊，一個VDMA負責從幀存中取數(shù)據(jù)，然后交給處理模塊，處理完畢的結(jié)果經(jīng)另一個VDMA送回幀存

1.3、顯示

主要是顯示控制模塊，負責將數(shù)據(jù)按照標準時序輸出送至顯示器。

圖1 視頻處理、顯示平臺架構(gòu)

從圖1可以看出，整個架構(gòu)的核心是VDMA這個IP，所以搭建平臺的關(guān)鍵是掌握VDMA的使用。

2、 VDMA的使用

2.1、基本情況

我們來看一下VDMA的結(jié)構(gòu)框圖，了解一下VDMA的基本情況。

圖2 VDMA框圖

如圖2所示，VDMA的主要接口有3個，分別為AXI4 Memory Map、AXI4-Lite、AXI4-Stream。

AXI4-Lite：

這個接口詳細是最常用的接口了，用于讀寫VDMA內(nèi)部寄存器，從而實現(xiàn)對VDMA的控制和狀態(tài)獲取。

AXI4-Stream：

寫通道(s2mm)：VDMA獲取來自axis接口的數(shù)據(jù)并將之寫入幀存

讀通道(mm2s)：VDMA從幀存讀取數(shù)據(jù)，然后送至axis接口輸出

AXI4 Memory Map：

這個接口手冊沒有講具體作用，其實這個接口是用于操作DDR的，通過互聯(lián)模塊連接至Zynq的HP接口。

2.2、使用方法：

這部分有點像廢話，和其他IP一樣用就是了。

i、新建工程

ii、新建block design

iii、打開IP Catalog，輸入關(guān)鍵字檢索到VDMA，或者按類別找到IP核

iv、雙擊VDMA IP，添加IP至block design

v、如有需要，再對IP進行參數(shù)配置。

2.3、VDMA的配置

關(guān)于VDMA的詳細參數(shù)配置，請參考pg020，Product Guide，這里把我認為比較重要的地方說一下。

i、 GenLock mode

genlock模式有4中選擇，分別為：Master、Slave、Dynamic Master、Dynamic Slave。選擇不同的模式對模塊的端口連接有不同的要求，所以這里要注意，改變模式，端口連接也要修改，如圖3、圖4所示。

圖3

圖4

ii、 Line Buffer Depth

Line Buffer設(shè)置不合理的話，會影響顯示效果，甚至會造成無顯示。

iii、關(guān)于時鐘

剛開始上手時，建議把AXI4-Lite、AXI4、AXI-Stream這三個接口的時鐘統(tǒng)一為像素時鐘。上手之后，可以嘗試三個接口使用不同的時鐘。要注意AXI4接口時鐘一定要大于等于AXI-Stream接口的時鐘，否則會造成數(shù)據(jù)丟失。

2.4、VDMA初始化流程

1. Write control information to the channel VDMACR register (Offset 0x00 for MM2S and

0x30 for S2MM) to set interrupt enables if desired, and set VDMACR.RS=1 to start the

AXI VDMA channel running.

2. Write valid video frame buffer start address to the channel START_ADDRESS register 1 to

N where N equals Frame Buffers (Offset 0x5Cup to 0x98for MM2S and 0xACup to

0xE8for S2MM). Set the REG_INDEX register if required.

3. Write a valid Frame Delay (valid only for Genlock Slave) and Stride to the channel

FRMDLY_STRIDE register (Offset 0x58for MM2S and 0xA8for S2MM).

4. Write a valid Horizontal Size to the channel HSIZE register (Offset 0x54for MM2S and

0xA4for S2MM).

5. Write a valid Vertical Size to the channel VSIZE register (Offset 0x50for MM2S and

0xA0for S2MM). This starts the channel transferring video data.

上述寄存器的作用在圖5中可以找到，某個寄存器每個bit的功能，請參考pg020，VDMA的Product Guide，第2章 Product Specification的Register Space小節(jié)。

圖5 VDMA寄存器偏移地址及作用

3、設(shè)計舉例

3.1、邏輯設(shè)計

有了上文所做的鋪墊，相信搭建出一個顯示平臺就不是非常難了，下面，我給出一個具體的框圖，如圖6所示。（本來想用頂層的block design截圖，發(fā)現(xiàn)IP布局、連線比較亂，看不清楚）。另外，大家還可以參考xapp792，大同小異，我之前的博客也提過如何搭建HDMI的顯示平臺，不過最近還是有網(wǎng)友提問如何搭建平臺。其實，官網(wǎng)給出的資料往往是很具參考價值的，大家可以多多留意。

圖6 邏輯設(shè)計舉例