摘 要： 機載顯示器分辨率越來越高，顯示內容越來越復雜，這對圖形生成電路提出了更高的要求。提出了一種基于雙處理器系統的圖形生成電路實現方法，以兩片DSP處理器作為繪圖核心，配合FPGA和SDRAM幀存構建硬件平臺，由主DSP進行繪圖任務分配，并將任務分配結果通過Linkport口傳遞給從DSP，主從DSP根據任務分配結果并行完成圖形生成算法運算，從DSP通過Linkport口向主DSP發送圖形數據，主DSP將圖形數據寫入SDRAM幀存中,配合FPGA對SDRAM進行乒乓操作完成圖形數據的實時生成與顯示。實驗結果表明，該方法與單處理器方案相比，在功耗僅增加15%的情況下圖形生成效率可提高53%以上，生成一幅1024×768的EFIS電子飛行顯示系統畫面幀率可達86 f/s。

0 引言

現代飛機座艙顯示系統向駕駛員提供飛行器、發動機和其他系統所測試的參數，包括從起飛、導航、著陸等全過程所需要的各種信息[1]。隨著電子技術的不斷發展，座艙顯示系統需要處理的實時信息量不斷增加，對機載顯示處理系統的實時性、有效性和快速圖形處理能力提出了更高的要求[2]，主顯示器尺寸不斷加大，分辨率不斷提高，并日益朝著大屏幕化、綜合化、信息化和智能化方向發展,向飛行員傳遞的飛機參數越來越依賴于圖形顯示[3-5]。

圖形生成電路是座艙顯示系統的核心部分，其主要功能是根據飛機任務、飛機狀態和周邊態勢等信息生成相應的顯示畫面，以供飛行員進行觀察。軍用飛機在做戰術動作時,畫面變換速度快,要求圖形的更新速度也必須很快,至少要比幀或場的刷新速度快,才可以避免畫面的斷續[6-7]。目前，在役各型飛機的機載顯示器一般采用單個DSP+FPGA的架構完成圖形生成功能。其中DSP負責圖形生成指令的發起和圖形生成算法的實現，FPGA負責將DSP圖形生成的結果輸出顯示。由于某些字符圖形顯示內容（天地球、全羅盤等）生成步驟復雜，且對生成圖形質量要求很高（要求反走樣等），導致在生成一幀顯示圖形時單個DSP的計算量過大，造成機載顯示器字符圖形生成周期過長，數據刷新的實時性不能得到保證；或者在面臨較高分辨率的字符圖形生成任務時，在要求的數據刷新周期（例如25 ms）內無法完成指定分辨率字符圖形的生成計算。由于上述因素的制約，使用單DSP進行字符圖形生成的傳統方法已不能滿足未來機載顯示器字符圖形的生成需求，研制出一種具有更高性能的機載顯示器圖形生成裝置勢在必行。

本文提出一種基于雙DSP處理器+FPGA架構的圖形生成電路實現方法，利用雙DSP協同進行圖形生成運算處理，可以顯著提高圖形生成效率和系統能效比，滿足機載顯示器高分辨率圖形實時生成與顯示需求。

1 系統原理

1.1 硬件構成

本系統硬件原理框圖如圖1所示。

?

系統主要由主從雙片DSP、FPGA、SDRAM、Flash、EPROM等模塊組成，其中，主從雙片DSP負責繪圖運算，通過Linkport通信接口完成數據交互。SDRAM是系統幀存部件，用于存放繪圖運算結果數據。FPGA是系統數據的交互和控制中心，配合主DSP對SDRAM幀存以乒乓操作的方式完成繪圖數據的讀寫處理。Flash用于存儲畫面顯示軟件，EPROM用于存儲FPGA程序。

1.2 顯示軟件

系統作圖時，根據畫面內容要求，主DSP（DSP1）將作圖任務劃分成若干個基本作圖單元，并根據各任務計算量和通信時間等因素的約束，將部分任務分配給從DSP（DSP2）計算。這時DSP1向DSP2發送任務編號或者根據任務預先分配結果發送開始作圖標志，DSP2收到相應內容后，啟動作圖任務，并將作圖結果保存下來，待任務完成后DSP2將計算結果通過Linkport端口發送至DSP1進行同步顯示。雙DSP軟件的接口關系如圖2所示。

?

雙DSP圖形畫面顯示軟件由主DSP(DSP1)和從DSP(DSP2)的兩部分軟件組成。其功能模塊框圖如圖3所示。DSP1畫面顯示軟件主要包括初始化模塊和主模塊，初始化模塊完成DSP系統寄存器、SDRAM、Linkport接口、調色板等初始化功能，主模塊由Linkport通信與數據傳輸模塊和畫面顯示模塊組成，其中通信與數據傳輸模塊完成與從DSP的LinkPort通信、任務分配與同步等功能，畫面顯示模塊完成DSP1的作圖計算與顯示等功能。從DSP由初始化模塊及主模塊組成，初始化模塊主要完成DSP系統寄存器和LinkPort接口等初始化任務，主模塊由通信與數據傳輸模塊和作圖計算模塊等組成，通信與數據傳輸模塊完成接收主DSP的控制命令和將作圖計算結果發送給主DSP等兩項功能；作圖處理模塊完成分配的作圖任務，并將相應的計算結果（對應像素點信息）保存下來。

?

2 Linkport通信端口