25 位預加法器支持對稱濾波器（如 FIR 濾波器）的高能效創建。中等密度的 Spartan-7 器件（如XC7S50）有 120 個 DSP Slice，如果都用來實現對稱 FIR 濾波器，能為設計人員提供 132 GMAC/s 的處理能力。即便擁有這樣的處理能力，仍需要空間來存儲預處理和后處理數據。

存儲器

除了之前提到的分布式 RAM 以外，所有 Spartan-7 FPGA 都包含名為 Block RAM 的可配置 36Kb 存儲模塊。每個 Block RAM 均支持不同工作模式，包括單端口、簡單雙端口、真雙端口和 FIFO。BlockRAM 可用作單個 36Kb 模塊，分成兩個獨立的 18Kb 模塊，或者連在一起構成 64Kb 或更大的 RAM。為了確保存儲器的內容正確，每個 Block RAM 都有可選的檢錯和糾錯 (ECC) 電路，能夠校正單位錯誤和檢測雙位錯誤。Spartan-7 FPGA 包含多達 120 個 Block RAM，相當于 4.2Mb 的片上存儲器。加上分布式RAM，存儲容量可達 5.3Mb。

I/O 與存儲器接口

Spartan-7 FPGA 通過寬范圍 (HR) I/O 在 PCB 板上通信，該 I/O 支持多種通信標準，包括 HSTL、SSTL、LVDS、LVCMOS 和 RSDS，工作電壓為 1.2V-3.3V。可編程驅動功能使 HR I/O 能以盡量低的功耗實現速度高達 1250Mb/s 的任意連接。為進一步降低功耗，I/O 模塊中的各個組件在不使用時可以禁用。例如，輸出緩沖器在讀事務處理時被禁用，輸入緩沖器在寫操作時被禁用。見圖 4。

圖 4 ：禁用 I/O 緩沖器

與其他 Spartan-7 FPGA 功能的啟用方式類似，Vivado Design Suite 為設計人員省去了決定何時禁用 I/O 緩沖器的麻煩。

Spartan-7 FPGA 中的 HR I/O 按 50 個 I/O 引腳一組排列。由于實現了內置的存儲器 PHY，因此每個完全綁定的組都能實現存儲器接口。Vivado Design Suite 中的存儲器接口生成器 (MIG) 工具可簡化軟存儲器控制器的創建，以適應設計人員的要求。經配置可支持高達 800Mb/s 的低成本主流 DDR3，或者DDR2 和 LPDDR2 這樣的舊標準。表 1 列出了 Spartan-7 FPGA 的功能。

表 1 ：Spartan-7 系列的功能

PCB 板上

工業控制系統等應用領域經常需要在很大區域內分散安裝多個電子設備，但每個位置的面積卻非常有限。通常，需要對傳感器信號進行整理和處理，并送到中央控制單元進行組合。用來執行初始整理和處理任務的物理面積一般非常有限。

小尺寸、低成本封裝

為了將強大的可編程功能塞入空間有限的區域，Spartan-7 系列采用了尺寸僅為 8x8mm 和球柵間距僅為0.5mm 的低成本封裝。采用相同封裝的器件引腳兼容，如果需要增加功能，用戶只需在單個封裝內向上升級移植即可。

XADC

大多數 Spartan-7 FPGA 包含一個名為 XADC 的靈活的模擬接口。當與可編程邏輯結合使用時，XADC可以滿足多種數據采集和監控功能需求。這就使得設計人員能夠監控遠程且難以接入的位置上的系統行為。見圖 5。

圖 5 ：XADC 方框圖

XADC 包含兩個 12 位、1MSPS ADC，具有獨立的跟蹤與保持放大器 ；一個片上多路復用器，多達 17個外部模擬輸入 ；以及片上熱傳感器和電源傳感器，可確保整個系統的可靠性、可用性、安全性和保密性，以符合 FIPS 140-2 安全等級 4。

設計安全性

除了 XADC 提供的運行安全性之外，大多數 Spartan-7 FPGA 還通過一系列不同措施提供設計和 IP 安全性。使用 256 位 AES 加密法對編程文件或比特流進行加密，以確保系統斷電和加電配置過程中的機密性。可將解密密鑰存儲在電池供電的 RAM 或 eFuse 中 ；前者能在檢測到篡改活動時清空密鑰內容。

提供工作所需的工具

Vivado IDE 在提供簡單、按鈕式設計方法方面一直領跑整個行業，可提供眾多高級特性，以幫助設計人員快速構建面向 FPGA 和 SoC 的設計。可利用很多設計重用功能將針對某款器件或某個系列而構建的部分設計或 IP 打包，便于以后重復用于采用類似架構的另一款器件或系列。例如，設計人員可創建用在Spartan-7 FPGA 中的 IP 核。隨著系統要求的不斷提高，設計人員可在 Artix-7 FPGA 中重用這一 IP 核。

Vivado Design Suite 支持 VHDL 2008、Verilog 和 System Verilog，允許用戶選擇自己最喜歡的語言來輸入 RTL 設計。創建設計后，可利用多種調試和驗證工具確保功能正確，包括一種免費的混合語言仿真工具（無代碼行限制）。

免費的 Vivado HL WebPACK ? Edition 支持所有量產級 Spartan-7 器件，為這些器件提供最快速、成本最低的工具。

結論

Spartan-7 FPGA 將高性能 28nm 可編程架構與低成本的小尺寸封裝完美結合，在實現高性能的同時確保小型化 PCB 尺寸。邏輯、存儲器、DSP、I/O 和存儲器接口電路以及高性能、低功耗 28nm 工藝的結合，使得 Spartan-7 器件能執行多種嚴苛功能，例如傳感器接口、電機控制以及協議橋接等。成熟的Vivado Design Suite 提供眾多省時功能，使設計人員在 Spartan-7 FPGA 上花較少的工作就能夠構建出復雜的低成本設計。