安富利陳志勇博士出的試用題目：
通過以太網口，PC把一幅圖片傳給FPGA，FPGA做處理后再回傳給PC做顯示。這樣可以實現算法驗證，并且可以比較基于PC純軟件處理，和FPGA硬加速處理的時間。圖像處理？比如：濾波，旋轉，識別分析等。

實驗內容：搭建基于Microblaze的嵌入式系統，添加以太網口、串口、DDR3等外設驅動，通過建立TFTP使得PC與FPGA嵌入式系統實現文件互傳。至于圖像處理，下回細說。
軟件環境：VIVADO/SDK 2015.2
硬件平臺：Artix-7 50T FPGA 開發套件

（一）硬件平臺/Microblaze設計
根據安富利開發套件提供的demo/7A50T_EthernetLite_LwIP_VIV2014_2來搭建自己的硬件平臺。
先將 IPI_solution.zip解壓出VIVADO 2014.2的工程文件，并用筆者的VIVADO 2015.2打開。該工程文件可以直接使用，用VIVADO 2015.2打開之后相關IP需要進行升級。

接著進行Synthesis，此處該工程存在一個問題，某IO PORT被誤約束為LVCOMS 1.8V，改成LVCOMS 3.3V即可。

接著 Implement —> Generate Bitstream —> Export Hardware —> Launch SDK。
（詳細請參考 ）

進入SDK界面之后，迎面而來的是硬件環境介紹。

接下來最重要的是添加LwIP庫文件（7A50T_EthernetLite_LwIP_VIV2014_2 sdk_repo）。

新建 LwIP Ethernet Apps（該模板就是上面庫提供的）。

接著，按下面的要求更改BSP，使得軟件設計與實際硬件環境相匹配。

此時就可以 Xilinx Tools —> Program FPGA。
接下來需要將 web filesystem添加進嵌入式系統，實現TFTP文件互傳和網頁訪問等功能。
SDK主菜單—> Run—> Run configurations…

單擊左列 Xilinx C/C++ application(GDB)，點擊菜單欄新建按鈕，按下面圖片所示設置。

添加的文件為系統預加載文件，在demoimage.mfs處，注意將地址設置為0x8400_0000，點擊Run完成設計。

（二）測試
在測試之前要做一些準備工作，用網線將PC端以太網口與開發板J2口連接，同時將串口和下載線接好。

注意的是IP地址的設置：Microblaze系統的IP地址為 192.168.1.10——服務器端，PC機IP地址為192.168.1.100——客戶端。

注意要打開Windows的相應系統功能，測試才能順利進行。

在7A50T_EthernetLite_LwIP_VIV2014_2/demo中提供了一些以供測試的批量處理文件。
按下shift 鍵同時右擊demo文件夾空白處打開命令窗口。
輸入 run_iperf_cli.bat

這是對以太網口速度進行測試，受PC機的配置影響。
在瀏覽器中輸入服務器地址 ，出現...

點擊Toggle LEDs可以控制開發板LED的亮滅；點擊Update Status可以獲取撥碼開關的狀態，同時串口也向PC發送相關信息。

接下來，測試TFTP是否正常工作。
在剛剛的命令窗口中輸入：
tftp -i 192.168.1.10 get images/board.jpg

服務器中images下的board.jpg成功下載到demo文件夾中。
繼續輸入：
tftp -i 192.168.1.10 put logo.jpg （注意語法格式）

可以看出，logo.jpg已成功上傳至服務器，我們再下載下來看看是否正確。
在文件夾7A50T_EthernetLite_LwIP_VIV2014_2memfs處打開命令窗口
tftp -i 192.168.1.10 get logo.jpg

打開logo.jpg

至此，實驗內容要求的軟硬件環境都已搭建完畢，并測試正確。接下來深度分析SDK內的源代碼，添加圖像處理程序，實現 PC發送圖片至FPGA處理再返回PC機的完整功能。

本文的工程文件（VIVADO 2015.2）

注意：webpack版本的VIVADO可能出現問題。
參考文獻：7A50T_lwIP_EthernetLite_VIV2014_2_v1_00.pdf
xapp1026.pdf（Xilinx 官方文檔）
筆者聯系郵箱： xp_peng2016@163.com
版權聲明：原創作品，允許轉載，轉載時務必以超鏈接形式標明文章原始出處、作者信息和本聲明，否則追究法律責任。