【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十五章PS端以太網使用之lwip
原創聲明：
本原創教程由芯驛電子科技（上海）有限公司（ALINX）創作，版權歸本公司所有，如需轉載，需授權并注明出處。
適用于板卡型號：
AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG
vivado工程目錄為“ps_hello/vivado”
vitis工程目錄為“ps_net/vitis”
軟件工程師工作內容
以下為軟件工程師負責內容。
開發板有兩路千兆以太網，通過RGMII接口連接，本實驗演示如何使用Vitis自帶的LWIP模板進行PS端千兆以太網TCP通信。
LWIP雖然是輕量級協議棧，但如果從來沒有使用過，使用起來會有一定的困難，建議先熟悉LWIP的相關知識。
1. Vitis程序開發
1.1 LWIP庫修改
由于自帶的LWIP庫只能識別部分phy芯片，如果開發板所用的phy芯片不在默認支持范圍內，要修改庫文件。也可以直接使用修改過的庫替換原有的庫。
1） 找到庫文件目錄“X:\xxx\Vitis\2020.1\data\embeddedsw\ThirdParty\sw_services”
2）找到要修改的文件目錄“lwip211_v1_2\src\contrib\ports\xilinx\netif”中文件“xaxiemacif_physpeed.c”和“xemacpsif_physpeed.c”要修改。
3）修改PL端的“xaxiemacif_physpeed.c”文件，添加相關宏定義
4）添加phy速度獲取函數
unsignedintget_phy_speed_ksz9031(XAxiEthernet*xaxiemacp,u32phy_addr){ u16control; u16status; u16partner_capabilities; xil_printf("StartPHYautonegotiation\r\n"); XAxiEthernet_PhyWrite(xaxiemacp,phy_addr,IEEE_PAGE_ADDRESS_REGISTER,2); XAxiEthernet_PhyRead(xaxiemacp,phy_addr,IEEE_CONTROL_REG_MAC,&control); //control|=IEEE_RGMII_TXRX_CLOCK_DELAYED_MASK; control&=~(0x10); XAxiEthernet_PhyWrite(xaxiemacp,phy_addr,IEEE_CONTROL_REG_MAC,control); XAxiEthernet_PhyWrite(xaxiemacp,phy_addr,IEEE_PAGE_ADDRESS_REGISTER,0); XAxiEthernet_PhyRead(xaxiemacp,phy_addr,IEEE_AUTONEGO_ADVERTISE_REG,&control); control|=IEEE_ASYMMETRIC_PAUSE_MASK; control|=IEEE_PAUSE_MASK; control|=ADVERTISE_100; control|=ADVERTISE_10; XAxiEthernet_PhyWrite(xaxiemacp,phy_addr,IEEE_AUTONEGO_ADVERTISE_REG,control); XAxiEthernet_PhyRead(xaxiemacp,phy_addr,IEEE_1000_ADVERTISE_REG_OFFSET, &control); control|=ADVERTISE_1000; XAxiEthernet_PhyWrite(xaxiemacp,phy_addr,IEEE_1000_ADVERTISE_REG_OFFSET, control); XAxiEthernet_PhyWrite(xaxiemacp,phy_addr,IEEE_PAGE_ADDRESS_REGISTER,0); XAxiEthernet_PhyRead(xaxiemacp,phy_addr,IEEE_COPPER_SPECIFIC_CONTROL_REG, &control); control|=(7<<12); /*?max?number?of?gigabit?attempts?*/ control?|=(1<<11); /*?enable?downshift?*/ XAxiEthernet_PhyWrite(xaxiemacp,?phy_addr,?IEEE_COPPER_SPECIFIC_CONTROL_REG, control); XAxiEthernet_PhyRead(xaxiemacp,?phy_addr,?IEEE_CONTROL_REG_OFFSET,&control); control?|=?IEEE_CTRL_AUTONEGOTIATE_ENABLE; control?|=?IEEE_STAT_AUTONEGOTIATE_RESTART; XAxiEthernet_PhyWrite(xaxiemacp,?phy_addr,?IEEE_CONTROL_REG_OFFSET,?control); XAxiEthernet_PhyRead(xaxiemacp,?phy_addr,?IEEE_CONTROL_REG_OFFSET,&control); control?|=?IEEE_CTRL_RESET_MASK; XAxiEthernet_PhyWrite(xaxiemacp,?phy_addr,?IEEE_CONTROL_REG_OFFSET,?control); while(1){ XAxiEthernet_PhyRead(xaxiemacp,?phy_addr,?IEEE_CONTROL_REG_OFFSET,&control); if(control?&?IEEE_CTRL_RESET_MASK) continue; else break; } xil_printf("Waiting?for?PHY?to?complete?autonegotiation.\r\n"); XAxiEthernet_PhyRead(xaxiemacp,?phy_addr,?IEEE_STATUS_REG_OFFSET,&status); while(!(status?&?IEEE_STAT_AUTONEGOTIATE_COMPLETE)){ sleep(1); XAxiEthernet_PhyRead(xaxiemacp,?phy_addr,?IEEE_STATUS_REG_OFFSET, &status); } xil_printf("autonegotiation?complete?\r\n"); XAxiEthernet_PhyRead(xaxiemacp,?phy_addr,0x1f,&partner_capabilities); if((partner_capabilities?&0x40)==0x40)/*?1000Mbps?*/ return1000; elseif((partner_capabilities?&0x20)==0x20)/*?100Mbps?*/ return100; elseif((partner_capabilities?&0x10)==0x10)/*?10Mbps?*/ return10; else return0;}
5） 修改函數“get_IEEE_phy_speed”，添加對KSZ9031的支持。
unsignedget_IEEE_phy_speed(XAxiEthernet*xaxiemacp){
u16phy_identifier;
u16phy_model;
u8phytype;#ifdefXPAR_AXIETHERNET_0_BASEADDR
u32phy_addr=detect_phy(xaxiemacp);
/*GetthePHYIdentifierandModelnumber*/
XAxiEthernet_PhyRead(xaxiemacp,phy_addr,PHY_IDENTIFIER_1_REG,&phy_identifier);
XAxiEthernet_PhyRead(xaxiemacp,phy_addr,PHY_IDENTIFIER_2_REG,&phy_model);/*DependinguponwhatmanufacturerPHYisconnected,adifferentmaskis*neededtodeterminethespecificmodelnumberofthePHY.*/
if(phy_identifier==MARVEL_PHY_IDENTIFIER){
phy_model=phy_model&MARVEL_PHY_MODEL_NUM_MASK;
if(phy_model==MARVEL_PHY_88E1116R_MODEL){
returnget_phy_speed_88E1116R(xaxiemacp,phy_addr);
}elseif(phy_model==MARVEL_PHY_88E1111_MODEL){
returnget_phy_speed_88E1111(xaxiemacp,phy_addr);
}
}elseif(phy_identifier==TI_PHY_IDENTIFIER){
phy_model=phy_model&TI_PHY_DP83867_MODEL;
phytype=XAxiEthernet_GetPhysicalInterface(xaxiemacp);
if(phy_model==TI_PHY_DP83867_MODEL&&phytype==XAE_PHY_TYPE_SGMII){
returnget_phy_speed_TI_DP83867_SGMII(xaxiemacp,phy_addr);
}
if(phy_model==TI_PHY_DP83867_MODEL){
returnget_phy_speed_TI_DP83867(xaxiemacp,phy_addr);
}
}
elseif(phy_identifier==MICREL_PHY_IDENTIFIER)
{
xil_printf("Phy%disKSZ9031\n\r",phy_addr);
get_phy_speed_ksz9031(xaxiemacp,phy_addr);
}
else{
LWIP_DEBUGF(NETIF_DEBUG,("XAxiEthernetget_IEEE_phy_speed:DetectedPHYwithunknownidentifier/model.\r\n"));
}#endif#ifdefPCM_PMA_CORE_PRESENT
returnget_phy_negotiated_speed(xaxiemacp,phy_addr);#endif}
6） 修改PS端“xemacpsif_physpeed.c”文件添加宏定義
7） 添加phy速度獲取函數
staticu32_tget_phy_speed_ksz9031(XEmacPs*xemacpsp,u32_tphy_addr){
u16_ttemp;
u16_tcontrol;
u16_tstatus;
u16_tstatus_speed;
u32_ttimeout_counter=0;
u32_ttemp_speed;
u32_tphyregtemp;
xil_printf("StartPHYautonegotiation\r\n");
XEmacPs_PhyWrite(xemacpsp,phy_addr,IEEE_PAGE_ADDRESS_REGISTER,2);
XEmacPs_PhyRead(xemacpsp,phy_addr,IEEE_CONTROL_REG_MAC,&control);
control|=IEEE_RGMII_TXRX_CLOCK_DELAYED_MASK;
XEmacPs_PhyWrite(xemacpsp,phy_addr,IEEE_CONTROL_REG_MAC,control);
XEmacPs_PhyWrite(xemacpsp,phy_addr,IEEE_PAGE_ADDRESS_REGISTER,0);
XEmacPs_PhyRead(xemacpsp,phy_addr,IEEE_AUTONEGO_ADVERTISE_REG,&control);
control|=IEEE_ASYMMETRIC_PAUSE_MASK;
control|=IEEE_PAUSE_MASK;
control|=ADVERTISE_100;
control|=ADVERTISE_10;
XEmacPs_PhyWrite(xemacpsp,phy_addr,IEEE_AUTONEGO_ADVERTISE_REG,control);
XEmacPs_PhyRead(xemacpsp,phy_addr,IEEE_1000_ADVERTISE_REG_OFFSET,
&control);
control|=ADVERTISE_1000;
XEmacPs_PhyWrite(xemacpsp,phy_addr,IEEE_1000_ADVERTISE_REG_OFFSET,
control);
XEmacPs_PhyWrite(xemacpsp,phy_addr,IEEE_PAGE_ADDRESS_REGISTER,0);
XEmacPs_PhyRead(xemacpsp,phy_addr,IEEE_COPPER_SPECIFIC_CONTROL_REG,
&control);
control|=(7<<12); /*?max?number?of?gigabit?attempts?*/
control?|=(1<<11); /*?enable?downshift?*/
XEmacPs_PhyWrite(xemacpsp,?phy_addr,?IEEE_COPPER_SPECIFIC_CONTROL_REG,
control);
XEmacPs_PhyRead(xemacpsp,?phy_addr,?IEEE_CONTROL_REG_OFFSET,&control);
control?|=?IEEE_CTRL_AUTONEGOTIATE_ENABLE;
control?|=?IEEE_STAT_AUTONEGOTIATE_RESTART;
XEmacPs_PhyWrite(xemacpsp,?phy_addr,?IEEE_CONTROL_REG_OFFSET,?control);
XEmacPs_PhyRead(xemacpsp,?phy_addr,?IEEE_CONTROL_REG_OFFSET,&control);
control?|=?IEEE_CTRL_RESET_MASK;
XEmacPs_PhyWrite(xemacpsp,?phy_addr,?IEEE_CONTROL_REG_OFFSET,?control);
while(1){
XEmacPs_PhyRead(xemacpsp,?phy_addr,?IEEE_CONTROL_REG_OFFSET,&control);
if(control?&?IEEE_CTRL_RESET_MASK)
continue;
else
break;
}
XEmacPs_PhyRead(xemacpsp,?phy_addr,?IEEE_STATUS_REG_OFFSET,&status);
xil_printf("Waiting?for?PHY?to?complete?autonegotiation.\r\n");
while(!(status?&?IEEE_STAT_AUTONEGOTIATE_COMPLETE)){
sleep(1);
XEmacPs_PhyRead(xemacpsp,?phy_addr,
IEEE_COPPER_SPECIFIC_STATUS_REG_2,&temp);
timeout_counter++;
if(timeout_counter?==30){
xil_printf("Auto?negotiation?error?\r\n");
return;
}
XEmacPs_PhyRead(xemacpsp,?phy_addr,?IEEE_STATUS_REG_OFFSET,&status);
}
xil_printf("autonegotiation?complete?\r\n");
XEmacPs_PhyRead(xemacpsp,?phy_addr,0x1f,
&status_speed);
if((status_speed?&0x40)==0x40)/*?1000Mbps?*/
return1000;
elseif((status_speed?&0x20)==0x20)/*?100Mbps?*/
return100;
elseif((status_speed?&0x10)==0x10)/*?10Mbps?*/
return10;
else
return0;
return?XST_SUCCESS;}
8）修改函數“get_IEEE_phy_speed”，添加對KSZ9031的支持
staticu32_tget_IEEE_phy_speed(XEmacPs*xemacpsp,u32_tphy_addr){
u16_tphy_identity;
u32_tRetStatus;
XEmacPs_PhyRead(xemacpsp,phy_addr,PHY_IDENTIFIER_1_REG,
&phy_identity);
if(phy_identity==MICREL_PHY_IDENTIFIER){
RetStatus=get_phy_speed_ksz9031(xemacpsp,phy_addr);
}elseif(phy_identity==PHY_TI_IDENTIFIER){
RetStatus=get_TI_phy_speed(xemacpsp,phy_addr);
}elseif(phy_identity==PHY_REALTEK_IDENTIFIER){
RetStatus=get_Realtek_phy_speed(xemacpsp,phy_addr);
}else{
RetStatus=get_Marvell_phy_speed(xemacpsp,phy_addr);
}
returnRetStatus;}
1.2 創建APP工程時基于LWIP模板
2.下載調試
測試環境要求有一臺支持dhcp的路由器，開發板連接路由器可以自動獲取IP地址，實驗主機和開發板在一個網絡，可以相互通信。
2.1 以太網測試
1） 連接串口打開串口調試終端，連接好PS端以太網網線到路由器，運行Vitis下載程序
2）可以看到串口打印出一些信息，可以看到自動獲取到地址為“192.168.1.63”，連接速度1000Mbps，tcp端口為7
3） 使用telnet連接
4） 當輸入一個字符時，開發板返回相同字符
3. 實驗總結
通過實驗我們更加深刻了解到Vitis程序的開發，本實驗只是簡單的講解如何創建一個LWIP應用，LWIP可以完成UDP、TCP等協議，在后續的教程中我們會提供基于以太網的具體應用，例如ADC采集數據通過以太網發送，攝像頭數據通過以太網發送上位機顯示。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
FPGA
+關注
關注
1660文章
22408瀏覽量
636211 -
以太網
+關注
關注
41文章
5997瀏覽量
180797 -
LwIP
+關注
關注
2文章
90瀏覽量
29566 -
Zynq
+關注
關注
10文章
630瀏覽量
49447 -
MPSoC
+關注
關注
0文章
203瀏覽量
25171
發布評論請先 登錄
相關推薦
熱點推薦
如何調試Zynq UltraScale+ MPSoC VCU DDR控制器
如何調試Zynq UltraScale+ MPSoC VCU DDR控制器 Zynq UltraScale+
發表于 01-07 16:02
閑話Zynq UltraScale+ MPSoC（連載1）
Zynq-7000，這款SoC功能顯得更加強勁：最顯著的變化是新加入了GPU和視頻編解碼器，PS端的高速接口更加豐富。按照Xilinx官方的說法，Zynq
發表于 02-08 08:24
?1049次閱讀
閑話Zynq UltraScale+ MPSoC（連載5）
作者：Hello，Panda Part3 I/O資源 和Zynq-7000相比較，Zynq UltraScale+ 增強了PS端的IO性能；
發表于 02-08 08:29
?1509次閱讀
Zynq UltraScale+ MPSoC的發售消息
Zynq?UltraScale+?MPSoC，現已開始發售。視頻向您重點介紹了Xilinx UltraScale +產品組合的第一位成員
米爾科技Zynq UltraScale+ MPSoC技術參考手冊介紹
Zynq UltraScale+ MPSoC是Xilinx推出的第二代多處理SoC系統，在第一代Zynq-7000的基礎上做了全面升級,在單
如何調試 Zynq UltraScale+ MPSoC VCU DDR 控制器？
Zynq UltraScale+ MPSoC VCU DDR 控制器是一款專用 DDR 控制器，只支持在 Zynq UltraScale+
發表于 02-23 06:00
?15次下載
【正點原子FPGA連載】第二十五章HDMI方塊移動實驗 -摘自【正點原子】新起點之FPGA開發指南_V2.1
【正點原子FPGA連載】第二十五章HDMI方塊移動實驗 -摘自【正點原子】新起點之FPGA開發指南_V2.1
發表于 11-24 14:36
?13次下載
Zynq UltraScale+ MPSoC以太網接口調試
Zynq&ZU+ Mpsoc的以太網使用普遍，從功能大致分為2類應用：調試管理、數據傳輸。本文主要集中在PS端的Ethernet RGMII
ZYNQ Ultrascale+ MPSoC系列FPGA芯片設計
基于 Xilinx 公司ZYNQ Ultrascale+ MPSoC系列 FPGA 芯片設計，應用于工廠自動化、機器視覺、工業質檢等工業領域
發表于 11-02 14:35
?2472次閱讀
Zynq UltraScale+ MPSoC中的隔離方法
電子發燒友網站提供《Zynq UltraScale+ MPSoC中的隔離方法.pdf》資料免費下載
發表于 09-13 17:11
?1次下載
Zynq UltraScale+ MPSoC的隔離設計示例
電子發燒友網站提供《Zynq UltraScale+ MPSoC的隔離設計示例.pdf》資料免費下載
發表于 09-13 11:28
?3次下載
Zynq UltraScale+ MPSoC驗證數據手冊
電子發燒友網站提供《Zynq UltraScale+ MPSoC驗證數據手冊.pdf》資料免費下載
發表于 09-15 10:13
?0次下載
工商網監
評論