上一篇博文介紹了GTX的發送端，這一篇將介紹GTX的RX接收端，GTX RX接收端的結構和TX發送端類似，數據流方向相反，不過和發送端也有一些區別，GTX的RX接收端結構圖如圖1所示：

?

圖1

下面將根據數據流方向介紹一下RX接收端各個電路部分的功能。

RX Equalizer (DFE and LPM)：RX信號從AFE（模擬前端）進來之后，首先經過RX均衡器，均衡器的主要作用是用于補償信號在信道傳輸過程中的高頻損失，因為信道是帶寬受限的，所以信號經過它必將造成衰減甚至遭到破壞。

RX接收端的均衡器有兩種，分別是LPM和DFE，兩者功耗和性能有所不同，其中LPM功耗較低，DFE能提供更精確的濾波器參數，從而可以更好的補償傳輸信道損失，因此性能更好。

RX CDR：RX的時鐘數據恢復電路是圖1的綠色圓圈部分，因為GTX傳輸不帶隨路時鐘，因此在接收端必須自己做時鐘恢復和數據恢復，時鐘數據恢復電路如圖2所示：

?

圖2

具體過程如圖2所示，首先外部數據進來之后經過均衡器，緊接著均衡器出來的數據就進入時鐘數據恢復電路。GTX使用相位旋轉CDR結構，從DFE進來的數據分別被邊緣采樣器和數據采樣器捕獲，然后CDR狀態機根據兩者決定數據流的相位并反饋控制相位內插器（PI），當數據采樣器的位置位于眼圖中央的時候邊緣采樣器鎖定到數據流的傳輸域。其中CPLL或者QPLL為相位內插器提供基礎時鐘，使CDR狀態機能很好進行相位控制。

RX Fabric Clock Output Control：RX接收端的時鐘結構和TX發送端的很類似，如圖3所示，圖中紅色方框的CDR部分是和TX端最大的區別。

?

圖3

和TX發送端一樣，RX接收端的時鐘結構也主要分為串行時鐘分頻器和并行時鐘分頻器，D分頻器是串行時鐘分頻器，用于降低PLL時鐘速率以支持較低的線速率，后面的并時鐘分頻器主要根據設置的位寬和是否使用8b/10b生成不同的并行數據時鐘。

RX Polarity Control：和TX發送端一樣，RX接收端也擁有極性控制功能，可用于實現數據翻轉，在PCB設計時RXP和RXN接反時使用這個功能。

RX Pattern Checker：GTX包含一個內嵌的PRBS檢查器，如圖4所示，有四種不同的偽隨機序列生成器可以選擇，檢查器是自同步的，且工作在邊界對齊和解碼之前，這個功能可以用來測試信號的完整性。

?

圖4

RX Byte and Word Alignment：串行數據在被并行化之前，比如找到一個合適的特征邊界，這個特征邊界或者字符邊界是由TX發送端發送的一個可識別序列，通常稱為標識符（comma）或者K碼，接收端在到來的數據中搜索這個標識符，當找到這個標識符之后，后面接收的數據都已這個標識符為邊界進行并行化，其工作原理如圖5所示。

?

圖5

如圖5所示，當在串行數據中搜索到comma之后（紅色方框），后面的數據都已此為邊界對齊數據。

RX 8B/10B Decoder：如果發送端發送的數據是8B/10B編碼的，那么在接收端就需要8B/10B解碼，否則的話可以旁路，這一功能在TX發送端介紹時有說明，這里就不再做介紹。

RX Elastic Buffer：RX接收端彈性緩沖器是一個重要的功能，和TX接收端緩沖相比，RX多出了一個“彈性”屬性，意味著和TX發送端相比，RX彈性緩沖器有更多的功能（RX時鐘糾正和RX通道綁定）。RX彈性緩沖器在RX接收端的位置如圖6綠色方框所示。

?

圖6

從圖6可以知道，RX接收端PCS子層主要有兩個時鐘域，分別是XCLK和RXUSRCLK時鐘域，RX彈性緩沖器功能主要用來匹配兩個時鐘相位差。

如果旁路掉這個RX彈性緩沖器，那么為了保證數據的穩定接收，需要滿足一定的條件，首先需要一個相位對齊電路處理SIPO電路時鐘和XCLK時鐘的相位差，其次XCLK需要配置成RXUSRCLK時鐘，保證XCLK和RXUSRCLK同一個時鐘域，不存在相位差。

RX Clock Correction：RX彈性緩沖器的“彈性”反映在可以通過時鐘糾正來調整XCLK和RXUSRCLK的頻率差。對于RX接收端來說，即便XCLK和RXUSRCLK運行在同一個時鐘頻率，但往往存在一定的差異，這種差異很容易導致RX彈性緩沖器寫滿或者讀空，時鐘糾正功能應運而生。時鐘糾正功能如圖7所示。

?

圖7

通俗的講，在TX發送端的時候，我們會定期的發送K碼用于保證接收端邊界對齊，在RX彈性緩沖器里面數據不足的時候，接收到的K碼數據將被復制寫入RX彈性緩沖器，以保持RX彈性緩沖器處于半滿。當RX彈性緩沖器數據過多的時候，接收到的K碼數據將被舍棄不寫入RX彈性緩沖器，以保持RX彈性緩沖器處于半滿。

RX Channel Bonding：通道綁定功能同樣體現RX彈性緩沖器的“彈性”之處，對于像PCIE和SRIO等協議，可以支持多lane傳輸來提高傳輸總帶寬。因為傳輸信道的原因，TX發送端同一時刻發送的數據在RX接收端不能被所有的lane同一時刻接收，每一個lane接收存在時間差，那么在恢復數據的時候就要重新對齊，因此需要在RX接收端執行通道綁定功能。

為了實現這個功能，TX發送端在發送的數據流中加入一個同樣的通道綁定序列，子啊RX接收端根據每一個lane檢測到的通道綁定序列在各自的RX彈性緩沖器做相應的調整和延遲，最終使得各個lane的數據不存在偏移，在FPGA RX Interface的輸出能和TX發送端發送的數據一樣，功能如圖8所示，左邊是未對齊數據，右邊是對齊的數據。

?

圖8

FPGA RX Interface：用戶通過FPGA RX Interface接收數據，和TX發送端相似，在RXUSRCLK2的上升沿接收數據（TX發送端是在TXUSRCLK2上升沿發送數據），該用戶端口可以設置成16/20/32/40/64/80bit位寬，RXUSRCLK2的速率由RX線速率、RXDATA位寬和8B/10B是否使能決定。具體端口如表1所示，和TX相似，就不再描述。