上一篇博文介紹了GTX的發(fā)送端，這一篇將介紹GTX的RX接收端，GTX RX接收端的結(jié)構(gòu)和TX發(fā)送端類似，數(shù)據(jù)流方向相反，不過和發(fā)送端也有一些區(qū)別，GTX的RX接收端結(jié)構(gòu)圖如圖1所示：

?

圖1

下面將根據(jù)數(shù)據(jù)流方向介紹一下RX接收端各個電路部分的功能。

RX Equalizer (DFE and LPM)：RX信號從AFE（模擬前端）進來之后，首先經(jīng)過RX均衡器，均衡器的主要作用是用于補償信號在信道傳輸過程中的高頻損失，因為信道是帶寬受限的，所以信號經(jīng)過它必將造成衰減甚至遭到破壞。

RX接收端的均衡器有兩種，分別是LPM和DFE，兩者功耗和性能有所不同，其中LPM功耗較低，DFE能提供更精確的濾波器參數(shù)，從而可以更好的補償傳輸信道損失，因此性能更好。

RX CDR：RX的時鐘數(shù)據(jù)恢復(fù)電路是圖1的綠色圓圈部分，因為GTX傳輸不帶隨路時鐘，因此在接收端必須自己做時鐘恢復(fù)和數(shù)據(jù)恢復(fù)，時鐘數(shù)據(jù)恢復(fù)電路如圖2所示：

?

圖2

具體過程如圖2所示，首先外部數(shù)據(jù)進來之后經(jīng)過均衡器，緊接著均衡器出來的數(shù)據(jù)就進入時鐘數(shù)據(jù)恢復(fù)電路。GTX使用相位旋轉(zhuǎn)CDR結(jié)構(gòu)，從DFE進來的數(shù)據(jù)分別被邊緣采樣器和數(shù)據(jù)采樣器捕獲，然后CDR狀態(tài)機根據(jù)兩者決定數(shù)據(jù)流的相位并反饋控制相位內(nèi)插器（PI），當(dāng)數(shù)據(jù)采樣器的位置位于眼圖中央的時候邊緣采樣器鎖定到數(shù)據(jù)流的傳輸域。其中CPLL或者QPLL為相位內(nèi)插器提供基礎(chǔ)時鐘，使CDR狀態(tài)機能很好進行相位控制。

RX Fabric Clock Output Control：RX接收端的時鐘結(jié)構(gòu)和TX發(fā)送端的很類似，如圖3所示，圖中紅色方框的CDR部分是和TX端最大的區(qū)別。

?

圖3

和TX發(fā)送端一樣，RX接收端的時鐘結(jié)構(gòu)也主要分為串行時鐘分頻器和并行時鐘分頻器，D分頻器是串行時鐘分頻器，用于降低PLL時鐘速率以支持較低的線速率，后面的并時鐘分頻器主要根據(jù)設(shè)置的位寬和是否使用8b/10b生成不同的并行數(shù)據(jù)時鐘。

RX Polarity Control：和TX發(fā)送端一樣，RX接收端也擁有極性控制功能，可用于實現(xiàn)數(shù)據(jù)翻轉(zhuǎn)，在PCB設(shè)計時RXP和RXN接反時使用這個功能。

RX Pattern Checker：GTX包含一個內(nèi)嵌的PRBS檢查器，如圖4所示，有四種不同的偽隨機序列生成器可以選擇，檢查器是自同步的，且工作在邊界對齊和解碼之前，這個功能可以用來測試信號的完整性。

?

圖4

RX Byte and Word Alignment：串行數(shù)據(jù)在被并行化之前，比如找到一個合適的特征邊界，這個特征邊界或者字符邊界是由TX發(fā)送端發(fā)送的一個可識別序列，通常稱為標(biāo)識符（comma）或者K碼，接收端在到來的數(shù)據(jù)中搜索這個標(biāo)識符，當(dāng)找到這個標(biāo)識符之后，后面接收的數(shù)據(jù)都已這個標(biāo)識符為邊界進行并行化，其工作原理如圖5所示。

?

圖5

如圖5所示，當(dāng)在串行數(shù)據(jù)中搜索到comma之后（紅色方框），后面的數(shù)據(jù)都已此為邊界對齊數(shù)據(jù)。

RX 8B/10B Decoder：如果發(fā)送端發(fā)送的數(shù)據(jù)是8B/10B編碼的，那么在接收端就需要8B/10B解碼，否則的話可以旁路，這一功能在TX發(fā)送端介紹時有說明，這里就不再做介紹。

RX Elastic Buffer：RX接收端彈性緩沖器是一個重要的功能，和TX接收端緩沖相比，RX多出了一個“彈性”屬性，意味著和TX發(fā)送端相比，RX彈性緩沖器有更多的功能（RX時鐘糾正和RX通道綁定）。RX彈性緩沖器在RX接收端的位置如圖6綠色方框所示。

?

圖6

從圖6可以知道，RX接收端PCS子層主要有兩個時鐘域，分別是XCLK和RXUSRCLK時鐘域，RX彈性緩沖器功能主要用來匹配兩個時鐘相位差。

如果旁路掉這個RX彈性緩沖器，那么為了保證數(shù)據(jù)的穩(wěn)定接收，需要滿足一定的條件，首先需要一個相位對齊電路處理SIPO電路時鐘和XCLK時鐘的相位差，其次XCLK需要配置成RXUSRCLK時鐘，保證XCLK和RXUSRCLK同一個時鐘域，不存在相位差。

RX Clock Correction：RX彈性緩沖器的“彈性”反映在可以通過時鐘糾正來調(diào)整XCLK和RXUSRCLK的頻率差。對于RX接收端來說，即便XCLK和RXUSRCLK運行在同一個時鐘頻率，但往往存在一定的差異，這種差異很容易導(dǎo)致RX彈性緩沖器寫滿或者讀空，時鐘糾正功能應(yīng)運而生。時鐘糾正功能如圖7所示。

?

圖7

通俗的講，在TX發(fā)送端的時候，我們會定期的發(fā)送K碼用于保證接收端邊界對齊，在RX彈性緩沖器里面數(shù)據(jù)不足的時候，接收到的K碼數(shù)據(jù)將被復(fù)制寫入RX彈性緩沖器，以保持RX彈性緩沖器處于半滿。當(dāng)RX彈性緩沖器數(shù)據(jù)過多的時候，接收到的K碼數(shù)據(jù)將被舍棄不寫入RX彈性緩沖器，以保持RX彈性緩沖器處于半滿。

RX Channel Bonding：通道綁定功能同樣體現(xiàn)RX彈性緩沖器的“彈性”之處，對于像PCIE和SRIO等協(xié)議，可以支持多l(xiāng)ane傳輸來提高傳輸總帶寬。因為傳輸信道的原因，TX發(fā)送端同一時刻發(fā)送的數(shù)據(jù)在RX接收端不能被所有的lane同一時刻接收，每一個lane接收存在時間差，那么在恢復(fù)數(shù)據(jù)的時候就要重新對齊，因此需要在RX接收端執(zhí)行通道綁定功能。

為了實現(xiàn)這個功能，TX發(fā)送端在發(fā)送的數(shù)據(jù)流中加入一個同樣的通道綁定序列，子啊RX接收端根據(jù)每一個lane檢測到的通道綁定序列在各自的RX彈性緩沖器做相應(yīng)的調(diào)整和延遲，最終使得各個lane的數(shù)據(jù)不存在偏移，在FPGA RX Interface的輸出能和TX發(fā)送端發(fā)送的數(shù)據(jù)一樣，功能如圖8所示，左邊是未對齊數(shù)據(jù)，右邊是對齊的數(shù)據(jù)。

?

圖8

FPGA RX Interface：用戶通過FPGA RX Interface接收數(shù)據(jù)，和TX發(fā)送端相似，在RXUSRCLK2的上升沿接收數(shù)據(jù)（TX發(fā)送端是在TXUSRCLK2上升沿發(fā)送數(shù)據(jù)），該用戶端口可以設(shè)置成16/20/32/40/64/80bit位寬，RXUSRCLK2的速率由RX線速率、RXDATA位寬和8B/10B是否使能決定。具體端口如表1所示，和TX相似，就不再描述。