基于SoPC的雙邊帶調(diào)幅波系統(tǒng)設(shè)計 - 全文

　　調(diào)幅就是用低頻調(diào)制信號去控制高頻波信號的振幅。經(jīng)過振幅調(diào)制的高頻載波稱為調(diào)幅波，它保持著高頻載波的頻率特性，但包絡(luò)線的形狀和信號波形相似。產(chǎn)生調(diào)幅波的主要方法是利用波形合成技術(shù)。目前波形合成技術(shù)主要有兩種通用的方法，一種是使用專用的數(shù)字頻率合成DDS芯片，另一種是基于SoPC的解決方案。專用DDS芯片的功能比較多，但控制方式固定、不靈活。而在FPGA芯片上利用DDS信號可以很容易地實現(xiàn)各種比較復(fù)雜的調(diào)頻、調(diào)相和調(diào)幅信號，具有良好的實用性。

　　1 DSB的基本原理與調(diào)制模型

　　當調(diào)制信號為單頻信號時，若設(shè)調(diào)制信號為uΩ(t)=UΩmcosΩt，載波信號為uc(t)=Ucmcosωct，通常要求ωc>>Ω，則雙邊帶調(diào)幅信號的數(shù)學(xué)表示式為：

　　式中：A為乘積電路的電路常數(shù);AUΩmUcmcosΩt為雙邊帶調(diào)幅信號的振幅，它與調(diào)制信號成正比。

　　雙邊帶調(diào)幅信號由圖1所示框圖來實現(xiàn)，其核心部分在于實現(xiàn)調(diào)制信號與載波相乘。

　　2 系統(tǒng)具體設(shè)計

　　2.1 硬件電路

　　2.1.1 DDS信號源

　　雙邊帶調(diào)幅波的調(diào)制模型中的載波和調(diào)制波是通過DDS信號源實現(xiàn)的。其DDS結(jié)構(gòu)原理圖如圖2所示，DDS是由頻率合成器、相位累加器、波形ROM、D/A轉(zhuǎn)換器和低通濾波器LPF構(gòu)成。

　　2.1.2 硬件原理圖

　　系統(tǒng)頂層設(shè)計圖如圖3所示。圖中加法器通過QuartesⅡ軟件直接用VHDL語言編寫，波形ROM查找表則利用Matlab軟件生成。

　　低頻DDS中主要用的是32位加法器、8×8的ROM查找表;其中第一個32位加法器完成對頻率控制字的累加，第二個32位加法器則用于相位控制。高頻DDS中主要用的是8位加法器、8×8的ROM查找表;其中8位加法器完成對頻率控制字的累加。

　　2.2 軟件設(shè)計

　　系統(tǒng)頂層設(shè)計的核心是由可裁剪的Nios軟核與可存儲正弦波形信號的DDS模塊(如圖3)組成。Nios軟核接收到不同按鍵信息，根據(jù)按鍵信息設(shè)置不同的DDS輸出波形參數(shù)(載波相位、頻率與調(diào)制波相位、頻率)，經(jīng)由PIO口將被選擇的信號傳輸給DAC芯片。其程序流程圖如圖4所示，選擇程序部分如下：

　　3 測量結(jié)果及分析

　　不斷地調(diào)整輸入頻率控制字PWORD，PWORD1，可以得到下面一組仿真結(jié)果(見圖5)。這組圖形中，時鐘頻率fc=16 384 Hz。圖5(a)是高頻DDS的輸出波形，頻率為6 250 Hz;圖5(b)是低頻DDS的輸出波形，頻率為3.9 Hz;圖5(c)是在高頻fWORD1=6 250 Hz，低頻fWORD=3.9 Hz，相位M=13時的雙邊帶調(diào)幅波形;圖5(d)是在高頻fWORD1=6 250 Hz，低頻fWORD=3.9 Hz，相位M=101時的雙邊帶調(diào)幅波形;圖5(e)是在高頻fWORD1=6 250 Hz，低頻fWORD=12.5 Hz，相位M=101時的雙邊帶調(diào)幅波形。