讀/寫控制的主要功能是將數據寫入FLASH;在模塊正常工作時，為系統提供數據。而FPGA這種大規模的可編程器件十分適合邏輯電路的設計，能方便地控制和產生FLASH編程操作中的各種控制命令，實現編程器的功能。該模塊中，選擇的FLASH芯片的讀取時鐘周期為70ns。

　　在對FLASH進行編程操作前，必須保證存儲單元為空。如果不為空，就必須先對FLASH芯片進行擦除操作。由于FLASH采用了模塊分區的陣列結構，支持扇區、塊和整個芯片一齊被擦除，扇區和塊擦除的時間周期為18 ms，整個芯片擦除時間為40 ms。而實現擦除操作只需在地址和數據端寫入不同的操作命令即可實現不同的擦除操作。

　　FLASH的編程操作分三步驟：第一步是連續載入3 B命令的軟件數據保護操作;第二步是寫入字地址和字數據，在編程操作過程中，地址是在

的下降沿時有效，而數據則是在

的上升沿時有效;第三步是芯片內部的編程操作，該操作在

的第四個上升沿有效，隨后該內部編程操作在10 μs內即可完成。FLASH編程是基于字為基礎的，編程時要特別注意編程時間參數和使用的命令集，編程和擦除時的時鐘參數見FLASH手冊。

?

　　下面敘述FLASH的擦除操作，擦除分為扇區擦除、塊擦除和整個芯片擦除，擦除的時序基本一致，過程如下：第一個時鐘周期在地址5555H寫入XXAAH數據，接著第二個時鐘周期在地址2AAAH寫入XX55H數據，第三個時鐘周期在地址5555H寫入XX8OH數據，第四個時鐘周期在地址5555H寫入XXAAH數據，接著第五個時鐘周期在地址2AAAH寫入XX55H數據，第六個時鐘周期在地址5555H寫入XX10H數據，然后芯片內部完成擦除工作。FLASH擦除完成后，內部所有的數據位全部置1。扇區擦除、塊擦除和芯片擦除的區別只是在第六個時鐘周期傳送的數據不同。擦除的時序圖如圖5所示。

?

　　在寫數據時僅能使對應單元的數據位由“1”變為“0”，而從“0”變為“1”只有擦除命令才能完成。擦除操作可以按扇區擦除也可以對整個芯片擦除。因此在設計時可將程序代碼和常量表等固定數據和系統動態更新數據分開存放。每次向更新數據區寫數據前對該區數據進行擦除操作即可。

　　在擦除和寫操作之后，就可以讀數據了，讀數據的操作非常簡單，由0E#，CE#控制，當這兩個信號為低電平時，在地址線上輸入地址，數據線上就可以讀出數據了。

　　當按照規定的命令序列向FLASH存儲器發出命令時，其內嵌的算法狀態機會自動地完成相應的操作。但用戶還應了解其內部的操作檢測機制，以便知道操作是否完成，以及操作是否正確。該芯片的狀態檢測位有：數據查詢位DQ7，TOGOLE位DQ6和DQ2。通過查詢它們對應的狀態，即可知道芯片的工作狀態。

　　在編程實現時，用狀態機實現FLASH的接口控制，要確保數據線和地址線的建立和保持時間滿足需求，嚴格確保實際提供的時序和硬件要求一致。圖6為在ModelSIM仿真下的FLASH的擦除時序圖。

?

　　整個程序的編程實現是用有限狀態機來實現的。以擦除為例，介紹有限狀態機的設計方法。狀態控制借助系統時鐘進行，通過多個狀態來完成ERASE操作。狀態0初始化各輸出信號，狀態1～5完成第一個命令輸入，狀態7～10完成第二個命令的輸入，狀態12～15完成第三個命令的輸入，狀態17～20完成第四個命令的輸入，狀態22～25完成第五個控制命令輸入，狀態27～30完成第六個控制命令，接下來狀態是保持控制信號用來完成ERASE。在編程過程中，要完成進程控制：進程控制就是根據現態決定次態的控制并完成其他的信號賦值。在本設計中，狀態機根據不同的狀態對CE、OE#、WE#、地址、數據等FLASH控制信號進行賦值，從而完成對Flash的控制。

　　但是每執行1次寫操作，只能寫入1個地址單元里的字數據，如果按照這個方法，完成整個FLASH芯片2 MWord的數據寫入就需要重復執行寫操作2兆次，這樣既麻煩又浪費時間。在實際操作中，通常通過計算機上的圖形界面來完成FLASH的燒寫工作，通過圖形界面使單片機把計算機存儲的數據暫存在SDRAM，然后通過一個判斷語句檢測SDRAM是否存滿，沒有存滿則繼續存儲，如果存滿則通過FPGA控制把SDRAM上的數據存儲在FLASH上，這樣通過一次操作即可存滿。

　　3 結語

　　本文介紹了FPGA外部存儲器的設計方法，可以有效地解決雷達實時信號處理過程中海量數據的存儲問題，同時也可以充分利用FPGA去控制SDRAM和FLASH，不僅保證了資源的充分利用，也可以有效地滿足信號處理過程中的高速實時的要求。另外，可以根據FPGA型號的不同，適當地更改外部存儲器，以滿足不同的應用場合。