国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA開發板中幾種不同的存儲器

電子工程師 ? 來源:FPGA設計論壇 ? 作者:FPGA設計論壇 ? 2020-10-09 11:41 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

FPGA開發板上都有幾種不同的存儲器,比如SDRAM,FLASH,EPCS,還有內部onchip memory,這幾種存儲器間是如何通信或者構建一個系統該如何搭配他們呢,不少人都問到這個問題。在這里我做個總結以方便初學者的學習。

首先看看在sopc builder中reset address

該如何搭配他們呢,不少人都問到這個問題。在這里我做個總結以方便初學者的學習。

首先看看在sopc builder中reset address和nios IDE中System Library中的program memory(.text)、read-only data memory(.rodata)等這幾個地址的關系和作用根據altera 的文檔解釋如下:

.text :代碼執行區

.rodata:只讀數據區,存放靜態全局變量

.rwdata:可讀寫數據區,存放可讀寫變量和指針變量

.bss:未初始化變量區

.text-the actual executable code

.rodata-where read only data used in the execution of the code

.rwdata-where read/write variables and pointers are stored

heap-where dynamically allocated memory is located

stack-where function call parameters and other temporary data

SOPC builder 在Nios II more "cpu_0" setting 標簽中的

reset address 決定了flash programmer 的下載存儲器(一般是選EPCS controller 或者CFI

flash),并且決定了程序從此處開始啟動。exception address 指定的是異常處理地址。當然,程序在運行前所有的數據都是存放在flash(EPCS 或者CFI FLASH)中如果你設計的系統resetaddress 與其它地址的設置不相同,比如reset address 和exceprion address,reset address和IDE 中的program memory(.text)設成不同的存儲器,那么系統從reset address 啟動時都會從flash 中把相關數據自動下載到相應的地址或者初始化相應地址。通過上面的認識,我們就比較清楚了各存儲器間可進行哪些搭配了,reset address 的選擇可選EPCS controllor 或者CFI flash;program memory(.text) 可選擇onchipmemory,SDRAM,CFI flash 等。如果reset address 為EPCS 則在使用flash progrrammer時程序是下載到EPCS 芯片中。如果reset address 選擇CFI flash,則flash progrrammer時程序是下載到CFI flash 芯片中。需要注意的是這里有個特殊情況。例如在開發板上經常有這么一個簡單的系統,CPU+

onchip memory+LED_PIO,reset address 選擇onchip memory;感覺整個系統都沒有用到flash。而且onchip memory 在系統斷電后數據就會消失,那么程序代碼是存在哪,系統如何從onchip memory 啟動聽呢?先來看看onchip memory 模塊的描述信息:在onchip_memory.v 中有這么一段the_altsyncram.init_file = "onchip_memory.hex",很明顯onchip memory 的初始數據來自"onchip_memory.hex",而"onchip_memory.hex"是在NiosIDE 的System Library 中存儲器有選擇onchip_memory( 至少有一項是選擇onchip_memory,如果都不選,就不會生成)時,在build 結束的時候生成的。于是當我們把System Library 中存儲器的選擇都選擇onchip_memory 時,在IDE 中build 結束后所有的程序代碼都生成在"onchip_memory.hex"中,再在QII 中全編譯一次時,系統通過onchip_memory.v 調用"onchip_memory.hex"從而把所有的程序代碼以及配制信息都生成在POF 和SOF 文件中,使用QII 的programmer 直接下載到EPCS 芯片或者FPGA 芯片內程序都會立即執行。因為這里的特殊性就有很多網友詢問了,reset address 選擇onchipmemory,而IDE 中把代碼區都選擇SDRAM 調試的時候程序正常運行,再在QII 全編譯后下載POF 文件就運行不了呢?問題就是出在這了,在這里可以總結出一點,要讓程序在onchip memory 之外的存儲器中運行,那么reset address 就必然選EPCS 或者CFI flash,并且要通過flash programmer 把程序下載到flash 中。

責任編輯:YYX

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1660

    文章

    22394

    瀏覽量

    634941
  • 存儲器
    +關注

    關注

    39

    文章

    7730

    瀏覽量

    171506
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    【ALINX 教程】FPGA Multiboot 功能實現——基于 ALINX Artix US+ AXAU25 開發板

    教程目的 本教程介紹如何在 ?ALINX Artix US+ AXAU25 FPGA ?開發板上,通過? Multiboot ?實現多個 bitstream 的存儲與動態切換,并在配置失敗時自動回退
    的頭像 發表于 01-05 15:41 ?1097次閱讀
    【ALINX 教程】<b class='flag-5'>FPGA</b> Multiboot 功能實現——基于 ALINX Artix US+ AXAU25 <b class='flag-5'>開發板</b>

    【免費試用】正點原子STM32N647開發板免費試用

    STM32N647開發板是正點原子以STM32N647X0H3Q為核心推出的開發板開發板提供了強大的AI算力和CPU處理能力支持,可進行人工智能與機器聽視覺的應用開發,同時,
    的頭像 發表于 12-23 08:06 ?894次閱讀
    【免費試用】正點原子STM32N647<b class='flag-5'>開發板</b>免費試用

    速通攻略 | RK3588開發板U-Boot階段的存儲設備文件讀取方法

    飛凌嵌入式OK3588-C開發板作為一款基于瑞芯微RK3588處理設計開發的旗艦級開發板,不僅擁有4核A76+4核A55的強勁架構以及6TOPS的卓越NPU算力,而且在硬件上支持雙路
    的頭像 發表于 12-12 08:03 ?913次閱讀
    速通攻略 | RK3588<b class='flag-5'>開發板</b>U-Boot階段的<b class='flag-5'>存儲</b>設備文件讀取方法

    全網征集令:開源開發板命名火熱征集中......

    擁抱開源!一起來做FPGA開發板啦!火爆開發|開源FPGA硬件板卡,硬件第一期發布開源FPGA
    的頭像 發表于 11-04 08:03 ?648次閱讀
    全網征集令:開源<b class='flag-5'>開發板</b>命名火熱征集中......

    基于FPGA開發板TSP的串口通信設計

    本文詳細介紹基于Terasic FPGA開發板TSP(又名C5P和OSK)和其板載CP2102N USB-UART橋接芯片的串口通信系統設計與實現。系統采用Verilog HDL編寫UART收發控制,通過CP2102N實現
    的頭像 發表于 10-15 11:05 ?4404次閱讀
    基于<b class='flag-5'>FPGA</b><b class='flag-5'>開發板</b>TSP的串口通信設計

    基于FPGA開發板DE23-Lite的串口通信設計

    DE23-Lite開發板提供了一個UART通信接口(物理接口是下圖的Type C接口),用戶能夠通過主機與Agilex 3 FPGA進行串口通信。
    的頭像 發表于 10-15 10:57 ?4312次閱讀
    基于<b class='flag-5'>FPGA</b><b class='flag-5'>開發板</b>DE23-Lite的串口通信設計

    2025 ALINX入門競賽類FPGA開發板選型指南

    FPGA 開發板的核心芯片主要分為兩大類:純 FPGA 芯片和 SoC(System on Chip)芯片。
    的頭像 發表于 09-17 16:56 ?1763次閱讀
    2025 ALINX入門競賽類<b class='flag-5'>FPGA</b><b class='flag-5'>開發板</b>選型指南

    RK3506開發板Linux開發板極致性價比之選

    RK3506開發板Linux開發板極致性價比之選瑞芯微RK3506開發板,3核Cortex-A7@1.5GHz+Cortex-M0,Linux+RT-Thread系統支持,128MB超大
    的頭像 發表于 09-11 16:26 ?3398次閱讀
    RK3506<b class='flag-5'>開發板</b>Linux<b class='flag-5'>開發板</b>極致性價比之選

    Pico2-ICE FPGA開發板的應用示例

    FPGA 和 MCU 結合的開發板不多,而 Pico2?ICE 則把小巧、靈活和易上手完美結合。搭載 RP2350 雙核 RISC-V MCU + Lattice iCE40UP5K FPGA,配合官方 SDK,你可以一步步跑通
    的頭像 發表于 09-06 10:02 ?992次閱讀
    Pico2-ICE <b class='flag-5'>FPGA</b><b class='flag-5'>開發板</b>的應用示例

    Vivado無法選中開發板的常見原因及解決方法

    在使用 AMD Vivado Design Suite 對開發板(Evaluation Board)進行 FPGA 開發時,我們通常希望在創建工程時直接選擇開發板,這樣 Vivado
    的頭像 發表于 07-15 10:19 ?1664次閱讀
    Vivado無法選中<b class='flag-5'>開發板</b>的常見原因及解決方法

    ALINX AMD RFSoC射頻開發板選型指南

    ALINX 作為 FPGA 開發板領域領先供應商,RFSoC 系列開發板精準定位于雷達通信、5G 基站、衛星通信、測試測量等對性能要求嚴苛的高端射頻應用。
    的頭像 發表于 07-11 10:03 ?1582次閱讀
    ALINX AMD RFSoC射頻<b class='flag-5'>開發板</b>選型指南

    有ARM,NPU,FPGA三種核心的開發板 — 米爾安路飛龍派開發板

    最近我發現一個有趣的開發板。這個開發板集合了ARM核心,NPU核心甚至還有FPGA核心。它就是米爾新出的YM90X開發板。它基于安路科技所打造的芯片上海安路信息科技于2021年在上交所
    的頭像 發表于 06-13 08:03 ?1642次閱讀
    有ARM,NPU,<b class='flag-5'>FPGA</b>三種核心的<b class='flag-5'>開發板</b> — 米爾安路飛龍派<b class='flag-5'>開發板</b>

    【干貨分享】:開源小巧的FPGA開發板——Icepi Zero

    “IcepiZero是一款經濟實惠的FPGA開發板,和樹莓派Zero一樣的外形尺寸。它搭載LatticeECP525F,可在保持小巧便攜尺寸的同時實現強大的設計。它還具有一個HDMI端口,可輕松輸出
    的頭像 發表于 06-10 08:05 ?1477次閱讀
    【干貨分享】:開源小巧的<b class='flag-5'>FPGA</b><b class='flag-5'>開發板</b>——Icepi Zero

    Why FPGA開發板喜歡FMC?

    插槽,使用母座FMC連接。載卡連接引腳與具有可配置IO資源的芯片例如FPGA引腳通過PCB設計連接在一起。FMC子模塊:子模塊上使用
    的頭像 發表于 04-14 09:52 ?1683次閱讀
    Why <b class='flag-5'>FPGA</b><b class='flag-5'>開發板</b>喜歡FMC?

    發布|CAE1200+FPGA開發板

    奇歷士聯合IDH晶立達推出的CAE1200+FPGA開發板(型號:sICGW5A25A01)是一款高性能、多功能的開發平臺,集成了高精度數據采集和靈活的FPGA處理能力,適用于工業通信
    的頭像 發表于 02-19 11:50 ?1274次閱讀
    發布|CAE1200+<b class='flag-5'>FPGA</b><b class='flag-5'>開發板</b>