兩個(gè)PWM控制器都使用低端MOSFET導(dǎo)通電阻（RDS(ON)）進(jìn)行電流監(jiān)控。檢測到的電壓降與OCSETx腳和地之間的電阻（如圖3中R8、R9）設(shè)置的門限相比較：

ROCSET=

其中，IOC是規(guī)定的過流保護(hù)門限，RCS是與ISENx腳相連的電流感應(yīng)電阻。如果過流持續(xù)2個(gè)時(shí)鐘周期，則進(jìn)入Hiccup模式，門驅(qū)動(dòng)器斷開，進(jìn)入軟啟動(dòng)。重新啟動(dòng)前，IC在軟啟動(dòng)過程中要循環(huán)兩次。IC會(huì)在軟啟動(dòng)過程中持續(xù)循環(huán)，直到過流現(xiàn)象消除為止。

圖3中SYNC腳用來實(shí)現(xiàn)兩個(gè)或多個(gè)ISL6443控制器的同步。使用時(shí)需接下拉電阻，不用時(shí)將其與VCC_5V相連。

2.2 PCB布局考慮

布局對基于ISL6443的DC-DC轉(zhuǎn)換器的成功實(shí)現(xiàn)非常關(guān)鍵。ISL6443工作在高頻模式下，開關(guān)時(shí)間非常短，在這種開關(guān)頻率下，即使最短的連線也會(huì)產(chǎn)生較大的阻抗。同時(shí)，峰值門驅(qū)動(dòng)電流也會(huì)在極短的時(shí)間內(nèi)顯著升高。電流從一個(gè)器件到另一器件的轉(zhuǎn)換速度引起互連阻抗和寄生電路元件上的電壓尖脈沖。該電壓尖脈沖會(huì)降低效率，產(chǎn)生EMI，增加過壓應(yīng)力和阻尼振蕩。仔細(xì)考慮PCB板布局，可使電壓尖脈沖的值最小。針對以上考慮總結(jié)了幾點(diǎn)布局上需注意的地方[4]：

(1)輸入電容、高端FET、低端FET、電感和輸出電容應(yīng)首先放置。將輸入高頻去耦電容放在非常靠近MOSFET的地方。

(2)在IC附近建立一個(gè)小的模擬接地平面。將SGND腳接至該平面，包括反饋電阻、電流極限設(shè)置電阻以及SDx下拉電阻的所有小信號(hào)接地端都接至SGND平面。

(3)高電流接地端PGND與小信號(hào)接地端SGND必須分開，在靠近IC的地方將SGND和PGND相連。

(4)確保從輸入電容到MOSFET、輸出電感和輸出電容的電流通路盡可能短，同時(shí)有最大的容許線寬。

(5)將PWM控制器靠近低端FET 放置。LGATE 的連接應(yīng)該較短而且較寬。IC最好放置在無噪聲接地的地方。

(6)將VCC_5V旁路電容接在非常靠近VCC_5V腳的地方，將它的接地端接至PGND上。將門驅(qū)動(dòng)元件自舉二極管和自舉電容放在接近IC的地方。

(7)輸出電容應(yīng)盡量靠近負(fù)載。用短而寬的覆銅層連接輸出電容和負(fù)載，避免產(chǎn)生感抗和阻抗。

3 實(shí)驗(yàn)數(shù)據(jù)分析與驗(yàn)證

利用Catena公司提供的SIMetrix/SIMPLIS仿真工具實(shí)現(xiàn)了該電源方案的分析和驗(yàn)證，具體方法可查閱參考文獻(xiàn)[6][7][8]。

圖4所示為ISL6443三路輸出電壓波形，PWM控制器門驅(qū)動(dòng)器的電壓上升和下降時(shí)間均為18ns左右。因此，三路輸出電壓能在極短的時(shí)間內(nèi)達(dá)到穩(wěn)定值，從而滿足了FPGA的性能要求。

圖5所示為兩個(gè)PWM控制器的輸出波形。圖中可以看出，ISL6443的兩個(gè)PWM控制器呈180°異相工作，以減小輸入紋波電流。這降低了對輸入電容紋波電流的要求，減小了電源的感生噪聲，同時(shí)也提高了EMI抗干擾性能。

圖6所示為ISL6443軟啟動(dòng)仿真波形。軟啟動(dòng)功能使轉(zhuǎn)換器的輸出被監(jiān)控，得到過載、短路和欠壓保護(hù)。輸出持續(xù)過載會(huì)使PGOOD置低，從而進(jìn)入軟啟動(dòng)模式，直到過載現(xiàn)象消除為止。

本文利用Intersil高效三輸出同步補(bǔ)償穩(wěn)定器實(shí)現(xiàn)了StratixTM FPGA的電源系統(tǒng)設(shè)計(jì)，并且進(jìn)行了一系列的仿真分析與驗(yàn)證實(shí)驗(yàn)。實(shí)驗(yàn)表明該設(shè)計(jì)方案合理有效，易于實(shí)現(xiàn)，有較好的參考價(jià)值和實(shí)用價(jià)值。