碼流分析儀可用作數字電視設備的調試工具，如檢測MPEG編碼器、復用器、調制解調器等設備的輸入輸出碼流是否符合MPEG-2/數字電視廣播(DVB)標準等。作為標準檢驗設備，碼流分析儀是整個數字電視系統的不可缺少的重要設備。實際使用中的數字電視集成系統是一項龐大、復雜的系統工程，從前端到后端，無論哪個環節出了差錯，都將導致整個系統的癱瘓，為了迅速有效地找出故障源，需要在各測試點使用碼流分析儀。如圖1所示，可以在測試點1-4插入碼流分析儀，組成對傳輸(TS)碼流互聯層的監控、測試和報警。

　　國外碼流分析儀的研究工作開展比較早，在MPEG-2標準制定的同時，就有碼流分析儀問世，惠普、WG、RS和泰克等公司都推出了各自的碼流分析儀。這幾家公司的產品各有特點，而其核心都是基于PC硬件平臺。雖然性能較穩定，但產品價格均比較昂貴，操作不便。隨著應用范圍和規模的擴大，在一個應用場合下，可能會需要對較多的測試點進行長時間的實時碼流分析、監控、系統信息采集和報警管理工作，昂貴的基于PC的測試設備顯然無法滿足這種要求。

　　為了解決這一缺陷，國內外主要生產廠商都轉向選擇在便攜式工控機上開發。便攜式工控機雖然沒有復雜的外設連線，但是也存在設備體積較大和硬件成本昂貴，功能受限于PC硬件和操作系統平臺穩定性等問題。另外，市場上還有一種手持式的測試儀，有較好的移動性，但是也無法滿足以較低的成本完成實時監控的要求。針對中國目前的應用現狀和發展狀況，我們提出以通用的FPGA和RTOS為基礎、基于嵌入式硬件平臺的設計方法，該模塊可以實現穩定和長期的可靠工作，具有很好的性價比，可以在現實應用場合廣泛應用。

　　碼流分析功能設計

　　功能設計將完全符合以下標準：MPEG-2；ISO/IEC 13818-2(System)；DVB；ETS 300 468( DVB SI)；EN 50083-9(DVB SPI，ASI)；ETR 154(Implementation guidelines for MPEG2 systems)；ETR 290(Measurement Guidelines)；ETR 211( DVB SI Recommendation)。

　　作為一種測試儀器，無論是軟件還是硬件都要保證穩定可靠。同時考慮采用網絡通信技術，容許用戶通過任何一臺計算機的網絡瀏覽器訪問圖形化的用戶界面，將碼流分析結果以最直觀的方式顯示給用戶。嵌入式測試設備的設計目標根據實際需要提出，設計目的是TS碼流系統監測設備，在操作和使用的問題上要方便，故障的監測和定位要快速準確，模塊化的設計要求結構緊湊，接口簡單。針對這種需要，設計目標至少要實現以下功能：

　　1．對碼流數據進行同步字節提取和包序錯誤檢查，并進一步對數據根據ETR290標準進行三個優先級別的語法錯誤的檢查；對數據流進行實時監測，及時紀錄出錯的時間和錯誤的情況；同時還可根據用戶的需要制訂硬件觸發模式，選擇不同的監測項目。

　　2．實時統計各路PID的當前帶寬占用情況，當前的TS包的總數量和傳輸碼率。

　　3．將TS包中的PSI/SI信息提取并拼接成段,分析段頭部的信息并存儲在特定的數據結構中。

　　4．提取TS流中的PCR信息，計算其傳輸的間隔，同時作PCR抖動的分析，出現錯誤及時報錯。

　　5．從PES 段中提取PES頭信息以及各路視音頻的基本信息。

　　6．分析視音頻數據，根據TS流中的PCR、PTS和視音頻數據來分析其解碼時各路視音頻傳輸流標準目標解碼器中緩沖器模型的情況，當緩沖器出現排空和上溢的錯誤時及時報錯。 < 這些功能將滿足運營環境的現場監測要求。實際應用中這些分析的結果需要以某種方式提交給用戶觀察。因此，以下的信息顯示是必須的。

　　1．基本信息：主要向用戶提供關于TS流的最基本的信息，如TS流的傳輸速率、同步錯誤、TS包長度、視音頻比例、PSI表的簡要信息等。

　　2．實時監測：本界面按照DVB ETR290標準規定的3級檢錯內容而設計。

　　3．節目信息：顯示描述一個節目內容的PMT、SDT和EIT的具體信息。

　　4．帶寬信息：基于PID的帶寬統計信息。

　　5．復用結構：TS流中最基本的節目復用信息。

　　6．PSI/SI信息：將2進制形式的PSI/SI信息翻譯成文字，以樹的形式顯示，TS流的層次結構一目了然。

　　7．PCR分析：分析PCR傳送的間隔和抖動。

　　硬件結構

　　如圖2所示，本設計方案選用Altera公司的FPGA――根據實際的設計容量可以選擇具體的型號和系列。這里我們將討論輸入輸出、過濾邏輯和控制系統的設計思想。

　　FPGA與TS接口連接的2個數據總線接口TS IN 和TS OUT都是標準的DVB_SPI(EN 50083-9)接口。TS IN 接收外部的TS碼流，送入碼流過濾邏輯系統做進一步處理。TS OUT接口將從TS IN收到的碼流環出，這樣在進行碼流分析的同時就不會對傳輸碼流造成任何影響。DVB_SPI接口是LVDS電平信號，可在FPGA上直接接入(參考ALTERA的硬件手冊)。

　　如果采用DVB_ASI接口，也可以通過Altera提供的IP核來實現串/并和并/串轉換。所以，原則上除去傳輸變壓器和保護電路無需其他接口邏輯芯片。DVB標準的輸入接口有ASI和SPI兩種，兩者的定義和標準不盡相同。針對輸入接口的不同需要對輸入信號進行調整和統一。要從ASI接口的信息中提取TS碼流同步信號，調整信號脈沖的占空比使ASI的輸出接口信號和SPI的相類似。另外，ASI接口輸出有平滑和突發2種數據串數模式。為了滿足突發模式的工作需要，可以將FPGA?片內的RAM BLOCK定義成FIFO進行高速緩存，使接口滿足不同速率的突發輸入，最高應該可以滿足27MHz并行突發方式(ASI接口216MHz)的輸入要求。

　　在FPGA的碼流過濾邏輯單元部分需要設計一些重要的硬件控制模塊。MPEG2標準規定了各壓縮級別TS碼流的速率。經過TS碼流復用后實際應用中傳輸的串行碼流速率可能>200MHz。因此考慮到NIOS的工作主頻和加載操作系統后的實際工作效率，我們需要將輸入碼流降低后輸入分析系統。故而硬件中設計多種硬件觸發機制和硬件過濾器來滿足這種需求。

　　根據ETR290的標準定義，碼流分析功能不是并行處理的模式，而是有先后次序的相對關系。根據不同的優先級，先完成同步和連續性的分析，然后提取PSI信息，最后根據解析后的PSI信息對不同PID的節目TS流進行解碼，分析詳細的PES流信息。輸入信息量的控制可以通過軟件控制的方式實現。FPGA過濾邏輯設計了各種TS流的PID過濾器，將這些豐富的PID過濾器有機地組合在一起。控制模塊可以通過寫入命令來控制這些PID過濾器的工作方式和組合結構。

　　根據分析流程控制要求，當分析不同的信息部分時控制模塊可以按需要發送命令改變硬件組合，保證輸入的碼流只與當前分析工作有關。這樣可以完成對輸入碼流流量的控制而不影響完成設計要求。當然，這樣設計是以犧牲分析實時性為代價的平衡措施，但是獲得的好處也是可預見的。

　　Altera公司的FPGA上提供了純軟件設計的CPU內核NIOS模塊。針對該內核Altera同時提供了相應的編譯器和調試工具。在NIOS內核上我們可以移植一個小的操作系統。在這個實時操作系統上實現多任務調度和復雜的計算。該公司還提供用于FPGA設計的其他功能模塊如：UART、TIMER等。軟件支持方面提供了在NIOS內核上工作的TCP/IP協議等。

　　這些資源很方便的滿足了設計要求，利用它們實現分析結果的輸出要求。我們可以根據不同的應用場合選擇采用不同的通訊接口如RS232/RS485、以太網等。同時，我們可以進一步在操作系統上設計SNMP協議，使碼流分析模塊能夠在網絡環境和現有的管理系統進行連接。這有利于網絡管理和控制。同樣，在操作系統上設計簡單的WEB SERVER功能也是可行的。用戶通過瀏覽器可以馬上得到分析結果而無需安裝任何分析軟件。這些功能設計為用戶的實際應用提供了方便，用戶可以根據不同的現場環境選擇不同的控制方法。 軟件設計基于一個實時操作系統。目前，有很多商業化的RTOS供選擇，同時，也有Altera的第三方開發商提供的可在NIOS上運行的操作系統。本文介紹另外一種完整的嵌入式的實時內核μC/OS-II以及應用程序結構。μC/OS-II源代碼絕大部分是用C語言寫的，匯編部分只有200行左右。這說明該實時內核可以方便的移植到幾乎所有的嵌入式應用類CPU上。事實上它已經被成功的移植在DSP、16/32位MCU上。通過針對堆棧指針、出入堆棧管理、中斷控制等匯編的修改，可以將μC/OS-II移植到NIOS的平臺上。如圖3所示，軟件設計基于μC/OS-II操作系統，設計給出了多進程設計的軟件設計結構。

　　下面簡單分析不同進程的主要功能：

　　1.TS流處理進程。該進程完成TS輸入，輸出和內存管理的功能。類似于通信系統的物理層，面對硬件系統的傳輸控制。一般情況下，完成從FIFO中讀取數據存儲在SRAM的不同部分中，并提交地址指針。同時將需要輸出的碼流從SRAM中讀取，按要求寫入輸出FIFO中。在特殊情況下，根據輸入碼流速率和內存情況，調整輸入數據量。

　　2.MPEGII系統層分析器。根據MPEG2系統層標準對輸入碼流的PSI信息進行分析。對提取的各種表格和PID信息進行分類存儲。同時按照SNMP定義的數據結構類型重組數據，根據需要刷新數據,將結果提交給ETR290錯誤事件觸發進程。

　　3.ETR290錯誤監測進程。按照ETR290的標準進行三個優先級分析和統計。根據系統時鐘分析實時信息如PCR抖動延時，信息插入間隔等。將分析結果的數據存儲成數據結構提交給通信模塊。通過預先設計的故障模式實現故障提示和報警。故障模式通過軟件設定可以是單個ETR290的錯誤產生一個報警，也可以是一組錯誤產生一個報警。太多的錯誤報警會導致信息堵塞，因此，將相關的錯誤組合成一個高級的報警信息將有利于問題的判斷。

　　4.通信服務進程。按照TCP/IP協議和SNMP協議完成以太網的傳輸控制設計。數據輸出按照標準的SNMP協議將統計信息數據庫和分析數據庫輸送到服務器端。同時，通過TCP或UDP協議進行控制命令通信。SNMP傳輸的統計信息數據可以利用外掛的分析軟件進行語義分析。不過要求同時傳輸硬件本地時鐘信息作為參考信息。也可以通過控制臺窗口直接顯示分析數據。一旦在通信服務中添加WEB SERVER功能，則可通過瀏覽器在本地直接顯示分析結果。

　　本文結論

　　嵌入式的碼流分析設計是完全可行和有效的。目前大部分功能已經實現。FPGA的設計采用VHDL語言結構，分析軟件采用C++語言，RTOS操作系統也可在不同的硬件之間移植；因此，設計可以在不同的硬件平臺上實現。這為成本的控制留下了靈活的空間。本設計目標不是取代傳統的碼流分析設備，而是作為一種補充。目前設計的實時分析能力有限，分析數據刷新在500ms左右。但是，提高FPGA的工作頻率和性能，選用高速SDRAM就可以迅速提高工作性能。所以，性能的提升和功能的擴展都有廣闊的前景。