一種多開關結構的固態功控系統的設計開發

　1 引言

　　隨著電子技術和計算機技術的迅猛發展,國內開展先進飛機配電系統研究的技術手段已比國外八十年代好得多, 對固態功控系統研究,就是基于目前飛機配電系統的發展應運而生的,目前市場上的均為單開關結構,最近多開關的SSPC組已經處于研發之中,SSPC組共享大規模控制芯片,可進一步提高功率密度和擴展功能。現在國外對進行研究的公司有美國的印和立奇等,國內對的研究處于工程樣機階段。

　　2 系統總體結構框圖

　　如圖1所示,每路SSPC取樣電阻上的電壓經過調理電路和低通濾波器以后,送到4通道A/D轉換器的一個模擬輸入端,A/D轉換器的數據輸出端、狀態信號和控制信號分別接到CPLD的I/O引腳,便于程序控制A/D轉換器的動作。CPLD另外的I/O口可以配置為MOSFET的開關命令輸出口線、SSPC的狀態輸出口線和與上位機相連的控制命令輸入口線;CPLD自身提供的JTAG BST電路,可以方便的測試系統內部器件之間的連接和檢驗器件的操作。

圖1 系統結構框圖

　　3 硬件設計

　　3.1 邏輯控制器件

　　根據設計要求,需要集成多個SSPC在一塊電路板上,如果完全用分離元件來實現,數字電路的體積相當龐大,因此我們采用復雜可編程邏輯器件-CPLD。ALTERA公司的可編程邏輯器件在工業界是最快和最大的,該公司的PLD器件不僅具有PLD的一般優點,而且還有如下一些優勢:高性能、高集成度、價格合理、開發周期較短和利于編程。

　　根據軟件所需要的資源,邏輯主控芯片采用ALTERA公司的MAX3000A系列芯片中的EPM3256ATC144-10,相對于MAX7000系列,MAX3000A系列的I/O電壓為+3.3V,而MAX7000系列的I/O電壓為+5V,一般來說,對于控制信號的輸出,+5V電壓可靠性高些,但是低電壓、低功耗是以后的發展趨勢,并且也利于以后的換代產品的設計,而對于可靠性的考慮可以通過加強外圍電路的設計來達到系統設計的要求。

　　3.2 電力MOSFET的驅動電路

　　控制命令經過光耦隔離輸出后,接到比較器LM311的正相輸入端,比較器的反相輸入端輸入的是參考電平Vref,取 Vref=3V。當DRV_SSPC1=1時,光耦輸出高電平,比較器正相輸入端電壓大于反相輸入端電壓,比較器輸出DRC_OUT為高電平:當 DRV_SSPC1=0時,光耦輸出低電平,比較器正相輸入端電壓小于反相輸入端電壓,比較器輸出DRC_OUT為低電平;比較器的輸出端接低值電阻 R30,目的是與電力MOSFET的G極和D極間寄生電容構成一定時間的阻容延時,保證MOS管的導通時間不至于太快或太慢,減小寄生振蕩,該電阻值應隨被驅動器件額定電流值的增大而減小。

圖2 驅動電路

3.3 信號采集電路

　　1、模擬量采集電路。信號采樣!調理的方塊圖如圖3所示。模擬信號經過隔離電路,得到取樣電壓,經過一定比例的放大,通過跟隨器進行阻抗匹配,最后經過濾波處理,濾去信號中的交流分量,得到的信號就可以送到A/D轉換器的模擬輸入端。

圖3 模擬信號調理采集電路

　　需要模數轉換的模擬電壓信號為直流電壓信號,范圍大概在0V-7V之間,由于SSPC在電路中是用來作為負載的一個開關保護措施, 因此,要求其動作時間盡可能的快,細化到電路的每一個環節,就要求A/D轉換器的轉換時間盡量小,在A/D的轉換精度和轉換時間之間權衡,得出一個折中的方案。經過對比,采用AD公司的12位的A/D轉換器AD7874,這是一款4通道同時采樣,12位快速低功耗的A/D轉換器,內部包括一個12位高速模數轉換器、片上時鐘和四個采樣/保持器。這樣,避免了四個輸入通道共享一個采樣/保持器所帶來的問題一通道間采樣出現相位差。

　　2、開關量采集電路。開關量主要有兩個:表示負載狀態的STA_LOAD和表示電力MOSFET狀態的STA_SSPC。規定:當負載的電流大于SSPC額定電流的15%時,表示負載狀態的開關量STA_LOAD為低(0);當MOSFET處于導通狀態時,表示MOSFET開通關斷狀態的開關量STA_SSPC=1。通過對CPLD采集到的A/D通道的數據進行判斷:當i_load大于負載電流的15%時,表明負載導通,置 STA_LOAD0;當i_load小于負載電流的15%時,表明負載不工作,置STA_LOAD為1。STA_LOAD通過CPLD的I/O口輸出。

　　3、I/O驅動與隔離電路設計。CPLD與外圍器件接口時,應考慮驅動能力,在中間添加驅動器和隔離器件,以保護CPLD不受損害。因為比較器是12V供電,所以出來的狀態量信號為12V信號,而邏輯判斷模塊的CPLD是3.3V I/O供電和2.5 V內核供電,因此對SSPC狀態信號的采集和控制信號的輸出都需要經過電平轉換和電氣隔離,具體采用光耦隔離的方式,既實現了電氣隔離,又實現了電平轉換。當控制信號從CPLD輸出時,因光耦的驅動電流相對較大(20mA左右),如果直接從CPLD輸出來驅動,就會使CPLD因電流太小而無法驅動,因此實際中采用六通道反相器74HC04來做光耦前一級的驅動。而對輸入CPLD的信號,因為是從光耦輸出來的,電流一般不大(Ic<5mA ),所以可以不用反相器來驅動。

　　3.4電源電路

　　在目前的實驗系統中,SSPC的供電由市電經變換得來。它所使用得電源種類較多,包括2.5V, 3.3V, +5V,-5V, 12V等。其中,2.5 V為CPLD核心所使用的電源,CPLD的I/O引腳需要使用3.3V的電源,+5 V電源用于一些外設器件和參考標準,12V電源主要用于運算放大器和比較器。3.3V和2.5V電源都是由5V電源變換得到的。5V和12V則采用了 ANSJ公司生產的AC/DC電源模快得到,這類電源使用簡單,具備高功率、高效率、寬輸入范圍、低噪聲、可靠及應用簡易等優點,且結構緊密,具有優良的輸出編程和低待機損耗等特性,具備輸出過壓保護及過溫關機功能。圖4是5V轉2.5V和3.3V的電源電路,采用了輸出電壓連續可調的器件LM317。它可以提供高達1.5A電流,而且電壓調整方便,非常適合CPLD的供電要求。如圖4中的2圖所示,輸出電壓 VCCINT=1.25(1+R1/R2)+IADJR2。

(1)?????????????????????????????????????? ?????????????????? (2)

圖4 2.5V、3.3V電源電路

　　4 可編程邏輯區設計

　　1、A/D數據采集模塊。利用狀態機的概念,一個步驟對應一個狀態,每個狀態賦予CPLD特定的功能。將AD7874的工作大致分為10個步驟區間。AD7874轉換的量化噪聲與輸出位數和量化步長有關,輸出位數越多,量化步長越小,則量化噪聲越小。實際A/D轉換器多為定點制,動態范圍為±1,輸出最大值為1。如果只考慮量化噪聲,則輸入信號信噪比為

即?????& amp;nbsp; SNR= (6.02b-3.1876) (dB)

　　如果AD7874為12位,則SNR=70dB左右,在應用中一般已經足夠,字長過長并不是非常必要,因為輸入模擬信號本身有一定的信噪比,A/D轉換器的量化噪聲比模擬信號的噪聲電平更低是沒有意義的。

　　2、開關量采集模塊。上位機下傳的控制信號,由于存在各種干擾,使得開關量在實驗中經常出現抖動,另一方面,電路中經過比較器得到的開關量(如STA _SSPC),由于主電路中的電流不穩定,偶爾出現電流過沖,使得送到CPLD的開關量信號也會出現抖動;這些都會導致SSPC經常誤動作,為此,需要設計一個專門的開關量去抖動電路,降低SSPC誤動作的概率。實際中采用的是延遲電路后級加上R-S觸發器,具體的工作原理如下所述:先將輸入信號先引至輸入端,經過兩級的D觸發器延遲后,然后再通過RS觸發器作處理。

　3、整個數據分析過程包括以下幾部分:

　　(1) 當電流在額定范圍內,SSPC正常工作;

　　(2) 電流大于額定電壓,小于額定電壓的800%時,SSPC進入反時限保護;

　　(3) 當電流大于額定電流的800%時,SSPC立刻跳閘。

　　4、邏輯判斷模塊。邏輯判斷模塊將采集到的電流信號、接收到的控制命令和內部狀態,經過邏輯判斷后,綜合得出電力MOSFET的導通/關斷指令,作為驅動電路的輸入信號。程序流程如圖5所示。在對SSPC的控制中,最容易出現的問題就是誤動作,為此,采用了較為復雜的控制邏輯,以此降低SSPC誤動作的概率。SSPC的控制是通過“相鄰兩位、多條指令”兩個步驟來完成的,只有幾個條件同時滿足才能使SSPC動作,缺一不可,這就大大降低了SSPC誤動作的概率。

圖5 MOSFET的驅動信號產生流程圖

　　本文作者創新點

　　本文基于CPLD控制的直流固態功控系統的研究與設計。完成了SSPC外圍硬件電路設計,包括主控芯片和A/D轉換芯片 MOSFET主電路及緩沖保護電路的連接,模擬量采集電路,開關量采集電路,電源電路等;完成了CPLD上可編程邏輯部分的VHDL實現,包括A/D轉換器的控制,電流的分段保護,SSPC動作命令判斷邏輯的生成等。