產業界的大數據處理、平板電腦等移動應用愈發重要，對于微處理器的高性能化和低功耗化的要求也節節攀升。而另一方面，單純依靠微細化提高性能、降低功耗已經變得困難，從電路到軟件，再到封裝，處理器行業正在通過匯集多方技術，著手解決這個問題。

　　處理器高性能化的方向之一是提高時鐘頻率。原因是在需要優化計算等復雜處理的用途中，因為并行度較低，多核并行處理有時效果不佳。而提高時鐘頻率存在的問題，則是耗電和對PVT變化的抗擾性變差。

　　作為解決這一問題的技術，美國IBM公司發布了基于共振電路技術的大規模全局時鐘網絡技術（演講序號C23-5）。在共振時鐘電路中，配置與時鐘網絡的寄生電容并聯的電感器，構成共振電路。此時，配合共振電路的振動，通過利用時鐘脈沖提高時鐘的電位，可以減少時鐘供給系統的功率。

　　提高能源效率需要高Q值的LC電路，這在過去需要使用大面積的電感器。而此次發表的成果通過采用雙層電感器，以較小的面積，實現了高Q值。而且通過采用可編程延遲電路，提高了抗擾性。

　　該公司的“IBM z13”微處理器采用17層金屬布線的22nm工藝high-k CMOS SOI技術。集成了8個處理器內核和40億個晶體管。在5G～5.5GHz的頻域，最終階段時鐘網格的功率，比不使用共振時降低了50%。

　　英特爾發布移動用14nm工藝處理器

　　美國英特爾公司發布了移動設備用處理器“第5代酷睿M處理器（代碼：Broadwell）”的低功耗化技術。從處理技術到軟件，通過綜合改進，圖形性能最大提高60%，芯片的總功耗（TDP）降低到了過去的40%。

　　14nm三柵工藝技術實現了面向移動用途的優化。除寄生電容減少25%外，還使工作電壓降低10%，晶體管性能提高了10～15%。漏電流減少50%，面積減少了49%。

　　配備能夠實現更好的Droop控制的完全集成型穩壓器和線性穩壓器（LVR）。配合其他降低功耗的方法，與過去相比，大幅降低了工作功耗和待機功耗。

　　借助Broadwell首次采用的三維電感器技術，封裝的厚度縮小30%，提高了低負載時的效率。通過重新分割SoC的輸入輸出、重新設計DDR系統，輸入輸出功率降低了30%。在多種閑置模式下，通過關閉SoC芯片的各部分，使待機功耗降低了60%。借助使用新軟件的協同優化方法，實現占空比控制和動態顯示器支持，改善了圖形及顯示器子系統的能源效率。