語音／數(shù)據(jù)／媒體網(wǎng)絡(luò)的興起要求高性能與高速 IO 完美結(jié)合。本文將探討如何選擇可滿足上述要求的 DSP，提供低成本解決方案

多媒體內(nèi)容隨著總流量的增長而變得日益豐富，這為設(shè)備制造商帶來了前所未有的工程設(shè)計(jì)挑戰(zhàn)與機(jī)遇。他們必須制造出新一代能夠處理持續(xù)急速上升的匯聚流量的設(shè)備，該匯聚流量不同于過去主導(dǎo)基礎(chǔ)局端設(shè)計(jì)范例的語音與數(shù)據(jù)流量。

這種變革是上世紀(jì)70年代計(jì)算機(jī)革命以來的多重趨勢引發(fā)的。

● 從純語音流量到語音與數(shù)據(jù)流量的轉(zhuǎn)變。這一趨勢在數(shù)十年前就已開始了，現(xiàn)在仍在繼續(xù)。

● 多媒體流量，特別是流媒體，加入現(xiàn)有的語音與數(shù)據(jù)流量。電信運(yùn)營商轉(zhuǎn)向提供語音、視頻與數(shù)據(jù)服務(wù)的“三重播放業(yè)務(wù)”可充分證實(shí)這一發(fā)展趨勢。

● 從固定地址服務(wù)到家庭服務(wù)再到移動服務(wù)的演進(jìn)。有線基礎(chǔ)局端中從語音到數(shù)據(jù)再到媒體的演進(jìn)現(xiàn)在正在無線領(lǐng)域悄然進(jìn)行。
● 上述三個(gè)趨勢推動了另一趨勢的發(fā)展：從電路交換傳輸?shù)交跀?shù)據(jù)包的傳輸?shù)难葸M(jìn)，特別是對因特網(wǎng)協(xié)議（IP）流量。

在語音通信時(shí)代，電信信號處理無非是回聲消除、數(shù)據(jù)調(diào)制解調(diào)器的線路調(diào)節(jié)以及在交換電路上進(jìn)行數(shù)據(jù)調(diào)制／解調(diào)的信號處理。目前，對音頻、視頻和數(shù)據(jù)流進(jìn)行數(shù)字編碼／解碼以及壓縮／解壓縮的算法就有數(shù)十種之多。簡言之，電信基礎(chǔ)局端不僅僅是要處理更多的數(shù)據(jù)，而且要實(shí)現(xiàn)信號處理量的指數(shù)級增長以實(shí)時(shí)處理大量數(shù)據(jù)。

顯而易見，要實(shí)現(xiàn)信號處理量的指數(shù)級增長需要大幅提高性能。一種方法是僅加快數(shù)字信號處理器（DSP）的時(shí)鐘速度。但這種解決方案不是長久之計(jì)，主要原因如下：首先，芯片時(shí)鐘速度有限；其次，流量負(fù)載呈指數(shù)級而非線性增長，即使在最高時(shí)鐘速度下，也將很快無法滿足性能要求。另一個(gè)根本問題是基礎(chǔ)局端設(shè)備采用機(jī)架安裝，對尺寸和散熱都有嚴(yán)格的要求。在機(jī)架尺寸不變（縮小尺寸除外）的情況下，高時(shí)鐘速度帶來的高散熱最終也會使僅提高時(shí)鐘速度這一方法不可行。將來，電路板性能的提升會受到其功耗預(yù)算、樓宇的使用年限與位置以及安裝基礎(chǔ)局端設(shè)備的機(jī)架等的限制。

提高性能
電信設(shè)計(jì)工程師面臨著一個(gè)巨大的挑戰(zhàn)。他們必須在更小的板級空間內(nèi)提供更出色的性能、增加通道密度、處理日益多樣化的媒體陣列，同時(shí)保持通信的靈活性與低成本特性。

為應(yīng)對這些挑戰(zhàn)，DSP一直在改進(jìn)。從芯片設(shè)計(jì)人員的角度，這意味著要將上述趨勢轉(zhuǎn)化為特定的 IC 特性與架構(gòu)。

同時(shí)實(shí)現(xiàn)高性能與低功耗目標(biāo)的最佳策略是在低電壓芯片上采用優(yōu)化的處理引擎及高效 I/O 處理盡可能多的數(shù)據(jù)。

處理不斷增多的原始數(shù)據(jù)量要求極高的性能與高效的片上數(shù)據(jù)傳輸能力。從架構(gòu)上講，這可通過交換中心資源 (SCR) 連接處理元件（DSP CPU、DSP 外設(shè)、協(xié)處理器加速器以及內(nèi)部存儲器）得以實(shí)現(xiàn)，即具有主從單元的縱橫制架構(gòu)。例如，德州儀器的TMS320C6455 DSP 采用的就是這種架構(gòu)，如圖 1 所示。

圖1 TMS320C645x器件結(jié)構(gòu)圖

SCR左邊的任一主單元均可直接與 SCR 右邊的從單元相連。主單元包括 DSP 的 CPU、串行高速 IO (SRIO)、四個(gè)傳輸控制器 (TC)以及將三個(gè)主外設(shè)（PCI、HPI 與 EMAC）連接至 SCR 的縱橫制端口。從單元包括 DSP 存儲器、DDR 存儲器接口、Turbo 協(xié)處理器 (TCP)、Viterbi 協(xié)處理器 (VCP) 以及將多個(gè)外設(shè)連接至 SCR 的縱橫制端口。

這種架構(gòu)既快速又高效，因?yàn)?SCR 使主從單元之間實(shí)現(xiàn)了真正的同時(shí)數(shù)據(jù)傳輸。例如，PCI 至 DDR EMIF 的連接獨(dú)立于 PCI 166 至 DSP CPU 的連接。數(shù)據(jù)完全是并行傳輸。當(dāng)多個(gè)主單元訪問同一個(gè)從單元時(shí)，SCR 執(zhí)行判優(yōu)。同時(shí)系統(tǒng)設(shè)計(jì)人員可以通過對主單元的優(yōu)先級別進(jìn)行編程來施加某些控制。

架構(gòu)要求
在執(zhí)行算法時(shí)，CPU與存儲器之間的指令和數(shù)據(jù)傳輸至關(guān)重要。在如圖2所示的 TMS320C6455 DSP的存儲器系統(tǒng)中，可通過使用256位寬的數(shù)據(jù)總線并在CPU與存儲器之間的內(nèi)部直接存儲器存取（DMA）架構(gòu)上創(chuàng)建兩層高速緩存來優(yōu)化數(shù)據(jù)傳輸。

圖2 TMS320C64x+內(nèi)部存儲器

另一個(gè)架構(gòu)要求是高效片上處理引擎。一種高效的方法是集成片上協(xié)處理器，以加速要求高性能的特定功能。例如，MS320C6455 DSP就集成了Viterbi協(xié)處理器（VCP）與Turbo協(xié)處理器 (TCP)，如圖1所示。

片上處理工作完成后，開發(fā)人員仍需將大量數(shù)據(jù)從芯片傳輸至電路板上，最終傳輸?shù)诫娦艂鬏斀橘|(zhì)上。顯然應(yīng)選擇高速IO，但考慮到上述的異構(gòu)架構(gòu)，確定哪種處理方法最佳就會變得復(fù)雜。

最佳解決方案是為片內(nèi)板級接口提供多種高性能IO接口。SRIO是異構(gòu)多處理器器件間通信的最佳選擇，因?yàn)槠涓咄掏孪鬟f方案可實(shí)現(xiàn)95%的帶寬利用率（4x 串行雙向鏈路可達(dá)10Gb/s）。

當(dāng)然，外部存儲器傳輸最好采用 32位DDR2存儲器控制器；同樣，連接片外器件最好采用66MHz的PCI總線；處理板上或板外IP流量的最好選擇1Gb/s以太網(wǎng)媒體接入控制器 (EMAC)；電信專用的通用測試與操作PHY接口則可充分滿足ATM (UTOPIA 2)連接的?? 需求。

雖然 DSP處理能力隨著具有更強(qiáng)并行能力以及其他高級特性的新架構(gòu)的推出而顯著提高，但電路板設(shè)計(jì)人員還可通過將多個(gè)DSP高效集成到單個(gè)電路板來獲取更明顯的改善。使用 SRIO 快速連接大大簡化了這項(xiàng)工作，因?yàn)閺腄SP軟件的角度，DSP之間的數(shù)據(jù)流處理與單個(gè)DSP內(nèi)的數(shù)據(jù)流處理并沒有很大的差異。

板級性能
在傳統(tǒng)系統(tǒng)中，語音與數(shù)據(jù)流量是分開的，這導(dǎo)致了效率低下。隨著時(shí)間或其他一些影響流量配置的參數(shù)的變化，可能會出現(xiàn)處理能力與帶寬的閑置。利用新一代架構(gòu)，設(shè)計(jì)人員能夠設(shè)計(jì)出在單個(gè)器件上更高效處理所有流量的系統(tǒng)。

這種融合解決方案的范例之一是Surf公司的SurfRider產(chǎn)品系列。該產(chǎn)品系列針對可優(yōu)化的低成本電路板提供軟硬件，以滿足特定系統(tǒng)流量要求。

SurfRider/AMC可在單個(gè)電路板上集成多達(dá)8個(gè)DSP，并可實(shí)現(xiàn)高達(dá)10Gb/s吞吐能力。在單個(gè)高級電信計(jì)算架構(gòu) (ATCA)或MicroTCA機(jī)架上可安裝8個(gè)電路板。

發(fā)展無止境
通過在DSP內(nèi)部增加并行處理功能，并使用DSP、片外存儲器及其他組件之間的超高速互連，芯片設(shè)計(jì)人員可設(shè)計(jì)出新一代基礎(chǔ)局端電路板和網(wǎng)關(guān)系統(tǒng)。這些系統(tǒng)使電信營運(yùn)商不僅能夠同時(shí)提供三重播放業(yè)務(wù)服務(wù)，而且還可靈活適應(yīng)流量類型和負(fù)載的變化。

發(fā)展永無止境。過去數(shù)年的進(jìn)展令人難忘，不過不會止步于此。一些新的設(shè)計(jì)戰(zhàn)略已相當(dāng)明了，如集成更多片上協(xié)處理器和增加并行設(shè)計(jì)。但芯片和電路板設(shè)計(jì)人員也認(rèn)識到嵌入多個(gè)DSP的電路板的成本仍然不菲。

在單個(gè)芯片上集成多個(gè)DSP內(nèi)核的做法正在悄然興起。除了成本低于多個(gè)獨(dú)立封裝的DSP 外，多核DSP還具有其他優(yōu)勢。共享內(nèi)存的多個(gè)內(nèi)核可以在較低時(shí)鐘頻率和電壓下運(yùn)行，以降低每通道的功耗。這對多通道分組語音流量尤其適用，因?yàn)槠湟蟮奶幚砟芰蛢?nèi)存帶寬低于視頻要求。

多核還為蜂窩基礎(chǔ)設(shè)施以及正在興起的WiMAX應(yīng)用帶來了獨(dú)特機(jī)遇。這是因?yàn)闊o線傳輸需要先進(jìn)的OFDM調(diào)制解調(diào)器。這類調(diào)制解調(diào)器的工作負(fù)載不僅要求多核DSP以更高速度運(yùn)行（1GHz，而VoIP MP為500MHz），而且還要求出色的硬件加速能力并具備如 Turbocore和Viterbi這樣的協(xié)處理器。功耗限制也會降低每芯片的內(nèi)核數(shù)量。

隨著電信行業(yè)邁入三重播放業(yè)務(wù)時(shí)代，其面臨著幾年前可能還無法解決的工程設(shè)計(jì)挑戰(zhàn)。對性能的要求無疑會繼續(xù)提高，但設(shè)計(jì)人員增強(qiáng)創(chuàng)新型DSP芯片性能的能力會隨著多核和基于DSP的SoC的興起而提高，使DSP能夠解決以前在系統(tǒng)性能、功耗、靈活性以及單通道價(jià)格等方面的難題。