3.1 系統(tǒng)芯片的驗(yàn)證問題

　　系統(tǒng)芯片在硬件設(shè)計(jì)和軟件設(shè)計(jì)結(jié)束后，按流程要求進(jìn)行系統(tǒng)驗(yàn)證，這就需要構(gòu)建一個(gè)驗(yàn)證平臺(tái)。對(duì)于數(shù)字電路來說，采用FPGA基本可以實(shí)現(xiàn)對(duì)芯片設(shè)計(jì)的完全驗(yàn)證;而對(duì)于數(shù)模混合電路系統(tǒng)芯片來說，驗(yàn)證則十分復(fù)雜。在本設(shè)計(jì)中，由于各外圍模擬IP核在市場(chǎng)上均有相應(yīng)模塊，因此，可以考慮將FPGA和這些模擬芯片有機(jī)地組合起來，實(shí)現(xiàn)對(duì)該系統(tǒng)芯片的驗(yàn)證。

　　3.2 仿真器的設(shè)計(jì)目標(biāo)

　　一個(gè)8051仿真器系統(tǒng)包括仿真器、編譯器、集成開發(fā)和調(diào)試仿真環(huán)境等。在進(jìn)行基于8051核設(shè)計(jì)SoC芯片時(shí)，為達(dá)到加快研發(fā)速度、縮短上市時(shí)間、減少開發(fā)費(fèi)用等目的，考慮采用市場(chǎng)上成熟的并為眾多用戶所使用的集成開發(fā)環(huán)境和開發(fā)裝置，如KEIL等。

　　3.3 芯片驗(yàn)證和仿真器設(shè)計(jì)方案

　　在前面描述中可以看到，在該芯片設(shè)計(jì)中由于采用標(biāo)準(zhǔn)的8051核，其指令系統(tǒng)和體系結(jié)構(gòu)基本沒有改變，但其中一些特殊寄存器與外圍模塊之間建立了映射關(guān)系，中斷源也得到了擴(kuò)充。因此，驗(yàn)證和仿真器的設(shè)計(jì)關(guān)鍵在于能否正確反映這些寄存器的狀態(tài)或通過寄存器控制這 些外圍模塊的工作。

　　在系統(tǒng)芯片設(shè)計(jì)流程中，仿真器的設(shè)計(jì)與芯片設(shè)計(jì)同步甚至要提前，因此沒有現(xiàn)成的CPU芯片作仿真器核心;而簡(jiǎn)單地將CPU與FSK、DTMF、CAS等功能芯片組合起來替代該CPU芯片，不能實(shí)現(xiàn)完全仿真和模擬，特別是無法獲得外圍模擬模塊的狀態(tài)。

　　在這里，我們采用FPGA和FSK、DTMF、CAS等功能芯片組合成模擬CPU來替代所設(shè)計(jì)的系統(tǒng)芯片，系統(tǒng)結(jié)構(gòu)可參照?qǐng)D3。圖3中，8051核及數(shù)字接口部分由FPGA實(shí)現(xiàn);CID部分中，F(xiàn)SK、DTMF、CAS、振鈴檢測(cè)等模塊則由相應(yīng)硬件模塊實(shí)現(xiàn)。

?

　　FSK、DTMF、CAS、振鈴檢測(cè)等模塊通過接口與FPGA中8051相應(yīng)寄存器對(duì)應(yīng)，這樣在這些外圍模塊動(dòng)作的同時(shí)，在8051寄存器中都能正確映射;反之，F(xiàn)PGA中相應(yīng)寄存器的改變，也會(huì)引起這些外圍模塊的動(dòng)作。

　　圖3是建立在通用8051仿真器上的短消息系統(tǒng)芯片仿真方案。模擬CPU模塊集成了FPGA和CID部分芯片和電路，該模塊采用與8051定義一致的引腳與仿真板相連。對(duì)于仿真板來說，該模塊的命令和操作

　　◇完全兼容

　　現(xiàn)有集成開發(fā)和仿真環(huán)境;

　　◇簡(jiǎn)化了數(shù)模混合設(shè)計(jì)的驗(yàn)證問題;

　　◇經(jīng)過改進(jìn)，可以利用通用仿真器仿真和調(diào)試硬件、軟件;

　　◇由于FPGA可以隨著芯片的改進(jìn)而重新編程，因此增大了設(shè)計(jì)和驗(yàn)證的靈活性;

　　◇縮短了開發(fā)時(shí)間，加快芯片上市時(shí)間。

　　4 結(jié) 論

　　利用該方案構(gòu)成的系統(tǒng)芯片驗(yàn)證和仿真方案已經(jīng)在我們的設(shè)計(jì)中得到了應(yīng)用。事實(shí)上，利用該方案的思想不僅可以實(shí)現(xiàn)基于8051核系統(tǒng)芯片的驗(yàn)證和仿真，其它系統(tǒng)芯片的驗(yàn)證和仿真也是可以借鑒的。