国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

適用于復雜SoC的軟件定義驗證和驗證環境

星星科技指導員 ? 來源:嵌入式計算設計 ? 作者:Andy Meier ? 2022-06-02 10:00 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

芯片設計驗證是一個長期存在的障礙,通常會阻礙產品按時交付。一個統一的支持軟件的驗證和確認環境可能是打破硬件設計團隊和軟件開發人員之間依賴關系的方式。

有了統一的環境,驗證可以在早期通過模型進行,隨著開發過程中出現不同的部分來構建系統。驗證將從一開始就開始,最后的硅前測試只關注最后一分鐘的改進和完整的系統驗證、快速流片、降低重新設計風險并簡化硅后驗證。

罪魁禍首正在增加芯片中硬件和軟件的復雜組合,這是持續“數字化”的結果。系統的這兩個基本方面的開發通常按不同的時間表進行。例如,硬件設計可以比軟件早兩年開始。

復雜性迫使硬件驗證和驗證包括證明預期軟件在硬件上正常工作的證據,當軟件遠遠落后時,這是一項艱巨的任務。支持軟件的驗證和驗證方法允許通過早期工作負載分析進行早期硬件驗證,從而打破硬件對系統軟件的依賴。

以前,通用硬件塊被組裝成一個可以執行軟件的系統。在那個過時的范例中,硬件設計在沒有考慮應用軟件的情況下進行,因為硬件被設計為通用的,托管任意數量的可能類型的軟件并且沒有針對它們進行優化。

設計人員現在采用片上系統 (SoC) 方法實現硬件系統。過去,該硬件系統可能已由系統集成商組裝成一個獨立的硅芯片,以處理大部分計算工作。現在,對整個系統 SoC 的驗證必須關注底層硬件和它將執行的軟件之間的連接。

像這樣的 SoC 將為特定應用程序處理特定的數據工作負載。與早期的通用處理器不同,處理架構必須非常適合它將處理的數據的性質。指令集、總線架構和內存/高速緩存結構可以進行定制,以最大限度地提高性能、降低功耗和提高效率。

這需要硬件工程師在設計周期的早期訪問軟件工作負載。甚至架構本身也需要針對要執行的工作進行驗證。這種對軟件的依賴對項目進度有重大影響,當企業試圖“左移”以更快地將產品推向市場時尤其困難。

那不是全部。其他功能和日程安排注意事項:

業務經理希望他們的產品不會受到電池壽命差等問題的影響,并且仍然會進入市場窗口

工程管理希望加快進度并在預算范圍內完成項目,盡可能利用通用方法

設計團隊面臨在 12 到 18 個月內完成日益復雜的設計的壓力

驗證組,尤其是那些使用硬件仿真的驗證組,希望將系統的不同方面分配給不同的組,以便更快地進行并行子系統驗證

擁有如此多的利益相關者和優先事項正在推動迫切需要一種更好的方法來完成 SoC 驗證。軟件定義的驗證和驗證環境和方法將使工程團隊能夠交付復雜的 SoC,滿足上市時間,提供更徹底的檢查,并降低風險和成本。

審核編輯:郭婷

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    463

    文章

    54010

    瀏覽量

    466020
  • soc
    soc
    +關注

    關注

    40

    文章

    4576

    瀏覽量

    229137
  • 電池
    +關注

    關注

    85

    文章

    11525

    瀏覽量

    143399
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    RDMA設計36:驗證環境設計

    相關接口,通過與參考模型的結果進行對比,從而在仿真環境驗證 DUT 的功能是否符合設計要求。驗證平臺包含 AXI4 Complexes、AXIS Complexes、AXI-Lite
    發表于 02-04 15:22

    RDMA設計35:基于 SV 的驗證平臺

    將其總線接口信號抽象為總線事務處理。而 QSFP 接口為串行總線接口,由 CMAC 集成塊驅動,其物理層仿真相對復雜,需要使用成熟的驗證知識產權(Verification IP,VIP)保證仿真的效率
    發表于 02-01 13:14

    軟件定義的硬件輔助驗證如何助力AI芯片開發

    復雜度呈指數級增長,傳統驗證方法難以滿足 AI 工作負載對 IP、子系統、芯粒以及 Multi-Die 驗證的需求。
    的頭像 發表于 12-29 11:17 ?607次閱讀
    <b class='flag-5'>軟件</b><b class='flag-5'>定義</b>的硬件輔助<b class='flag-5'>驗證</b>如何助力AI芯片開發

    電能質量在線監測裝置精度等級劃分標準適用于哪些場景?

    監測與統計分析 , B 級用于基礎監測與臨時場景 。以下為具體適用邊界與典型場景。 一、A 級(精確級 / 仲裁級)適用場景 1. 標準原文定位 適用于 要求精確測量電能質量指標參數的
    的頭像 發表于 12-11 13:34 ?573次閱讀
    電能質量在線監測裝置精度等級劃分標準<b class='flag-5'>適用于</b>哪些場景?

    如何驗證電能質量在線監測裝置支持的通信協議是否適用于特定設備?

    驗證電能質量在線監測裝置(以下簡稱 “裝置”)的通信協議是否適用于特定設備,核心是“先核靜態信息→再做模擬測試→最后現場聯調”,從 “協議匹配性、參數兼容性、數據完整性” 三層驗證,確保全場景通信
    的頭像 發表于 11-12 10:21 ?713次閱讀

    在Linux ubuntu上使用riscv-formal工具驗證蜂鳥E203 SoC的正確性

    內容:在Linux ubuntu上使用riscv-formal工具驗證蜂鳥E203 SoC的正確性 步驟: 1、下載和安裝riscv-formal工具: bash復制代碼 git clone
    發表于 10-24 07:52

    開芯院采用芯華章P2E硬件驗證平臺加速RISC-V驗證

    近日,系統級驗證 EDA 解決方案提供商芯華章科技與北京開源芯片研究院(以下簡稱 “開芯院”)宣布,雙方基于芯華章的P2E 硬件驗證系統雙模驗證平臺,共同探索適用于 RISC-V 架構
    的頭像 發表于 07-18 10:08 ?2469次閱讀
    開芯院采用芯華章P2E硬件<b class='flag-5'>驗證</b>平臺加速RISC-V<b class='flag-5'>驗證</b>

    新思科技如何驗證更安全的智能汽車軟件

    汽車軟件正在迅速發展,其復雜性、安全性要求以及對高效開發流程的需求與日俱增。在這一背景下,虛擬ECU(vECU)成為加速開發和驗證的關鍵工具,而將Rust語言集成進AUTOSAR Classic
    的頭像 發表于 07-10 15:12 ?1001次閱讀
    新思科技如何<b class='flag-5'>驗證</b>更安全的智能汽車<b class='flag-5'>軟件</b>

    Veloce Primo補全完整的SoC驗證環境

    在芯片構建之前完成。雖然硬件加速器和桌面原型板是這項驗證中兩個眾所周知的參與者,但企業原型同樣具備重要的意義。 盡管仿真在設計的早期階段占據主導地位,但由于性能的原因,其更多的適用于模塊級驗證。一旦開始全芯片
    的頭像 發表于 06-12 14:39 ?1417次閱讀
    Veloce Primo補全完整的<b class='flag-5'>SoC</b><b class='flag-5'>驗證</b><b class='flag-5'>環境</b>

    西門子利用AI來縮小行業的IC驗證生產率差距

    Questa One將集成電路(IC)驗證從被動反應流程重新定義為智能的自優化系統。 西門子數字化工業軟件推出了Questa? One智能驗證軟件
    的頭像 發表于 05-27 14:34 ?561次閱讀

    新思科技VSO.ai如何顛覆芯片驗證

    隨著片上系統(SoC復雜性不斷增加,IP的復雜性與驗證難度以及用于驗證的VIP的開發要求也日益
    的頭像 發表于 05-21 14:49 ?1328次閱讀
    新思科技VSO.ai如何顛覆芯片<b class='flag-5'>驗證</b>

    硬件輔助驗證(HAV) 對軟件驗證的價值

    硬件輔助驗證 (HAV) 有著悠久的歷史,如今作為軟件驅動驗證的必備技術,再度受到關注。 RISC-V 可能是說明這一點的最好例子。HAV 能夠執行多個周期的軟件驅動
    的頭像 發表于 05-13 18:21 ?2001次閱讀

    電磁環境仿真與驗證系統軟件

    電磁環境仿真與驗證系統軟件
    的頭像 發表于 04-29 16:59 ?1058次閱讀
    電磁<b class='flag-5'>環境</b>仿真與<b class='flag-5'>驗證</b>系統<b class='flag-5'>軟件</b>

    FPGA EDA軟件的位流驗證

    位流驗證,對于芯片研發是一個非常重要的測試手段,對于純軟件開發人員,最難理解的就是位流驗證。在FPGA芯片研發中,位流驗證是在做什么,在哪些階段需要做位流
    的頭像 發表于 04-25 09:42 ?2417次閱讀
    FPGA EDA<b class='flag-5'>軟件</b>的位流<b class='flag-5'>驗證</b>

    是否有適用于iMX 8M Plus SoC的熱計算/分析表或任何功耗/消耗表?

    是否有適用于iMX8M Plus SoC的熱計算/分析表或任何功耗/消耗表?
    發表于 03-27 06:21